-
公开(公告)号：CN104410893A
公开(公告)日：2015-03-11
申请号：CN201410735837.0
申请日：2014-12-05
申请人： 杭州国芯科技股份有限公司
IPC分类号： H04N21/426 , H04N5/455
CPC分类号： H04N21/42615 , H04N21/42676
摘要： 本发明涉及一种电视解调SOC芯片调整DDR工作频率的方法。电视信号解调时，DDR工作引起的干扰将传输入信道解调模块内部，降低信道解调模块的性能。本发明方法采用一个时钟选择器、一个控制状态机和两个DDR时钟源。控制状态机根据当前要解调的频段的中心频点和安全频点距离产生最优的选择信号；控制状态机控制时钟选择器选择两个DDR时钟源中的一个时钟作为DDR时钟信号输出。该方法通过在电视解调SOC芯片中对DDR增加时钟源选择功能，实现解调某个特定频段内传输的电视节目时，将DDR引起的干扰信号挪出特定频段，从而减少信道解调模块的输入噪声，提高信道解调模块的性能。
-
公开(公告)号：CN101989848A
公开(公告)日：2011-03-23
申请号：CN200910101064.X
申请日：2009-08-03
申请人： 杭州国芯科技股份有限公司
摘要： 本发明提出了一种时钟产生电路，包括开关信号产生电路和时钟再生电路，所述开关信号产生电路根据输入的原始时钟信号和分频比信号产生时钟开关信号，并将时钟开关信号输出到时钟再生电路；所述时钟再生电路，根据输入的原始时钟信号和时钟开关信号产生输出时钟。所述开关信号产生电路，包含周期时钟开关信号产生电路、1∶1分频判断器和时钟开关选择电路；所述时钟再生电路，包含时序调整电路和门控电路。本发明使原始时钟信号经过门控电路后直接获得输出时钟，不同的分频时钟信号的延时相同，有利于系统稳定工作减小了时钟电路的路径，降低了设计难度。
-
公开(公告)号：CN104410893B
公开(公告)日：2017-06-23
申请号：CN201410735837.0
申请日：2014-12-05
申请人： 杭州国芯科技股份有限公司
IPC分类号： H04N21/426 , H04N5/455
摘要： 本发明涉及一种电视解调SOC芯片调整DDR工作频率的方法。电视信号解调时，DDR工作引起的干扰将传输入信道解调模块内部，降低信道解调模块的性能。本发明方法采用一个时钟选择器、一个控制状态机和两个DDR时钟源。控制状态机根据当前要解调的频段的中心频点和安全频点距离产生最优的选择信号；控制状态机控制时钟选择器选择两个DDR时钟源中的一个时钟作为DDR时钟信号输出。该方法通过在电视解调SOC芯片中对DDR增加时钟源选择功能，实现解调某个特定频段内传输的电视节目时，将DDR引起的干扰信号挪出特定频段，从而减少信道解调模块的输入噪声，提高信道解调模块的性能。
-
公开(公告)号：CN105307084A
公开(公告)日：2016-02-03
申请号：CN201510818785.8
申请日：2015-11-23
申请人： 杭州国芯科技股份有限公司
IPC分类号： H04R3/00
摘要： 本发明涉及一种双声道信号转换成单声道信号输出的方法。现有电路或损失一路声音或成本较高。本发明方法将Sigma-delta DAC输出的两路双电平数字信号通过数据映射模块进行叠加映射形成一路声音信号，叠加映射映后的一路声音信号在数据映射模块内再进行H桥驱动映射形成H桥的两个输入控制信号，H桥的两个输入控制信号通过H桥驱动喇叭。数据映射模块包括一个两输入或门和一个两输入与非门，将两路双电平数字信号转换成H桥的两个输入控制信号HL和HR。本发明设计简洁，节约电路面积，具有较低成本的优势。
-
公开(公告)号：CN201584959U
公开(公告)日：2010-09-15
申请号：CN200920190391.2
申请日：2009-08-03
申请人： 杭州国芯科技股份有限公司
IPC分类号： H03K23/00
摘要： 本实用新型提出了一种消除路径时延的时钟电路，包括开关信号产生电路和时钟再生电路，所述开关信号产生电路根据输入的原始时钟信号和分频比信号产生时钟开关信号，并将时钟开关信号输出到时钟再生电路；所述时钟再生电路，根据输入的原始时钟信号和时钟开关信号产生输出时钟。所述开关信号产生电路，包含周期时钟开关信号产生电路、1∶1分频判断器和时钟开关选择电路；所述时钟再生电路，包含时序调整电路和门控电路。本实用新型使原始时钟信号经过门控电路后直接获得输出时钟，不同的分频时钟信号的延时相同，有利于系统稳定工作减小了时钟电路的路径，降低了设计难度。
-
-
-
-
搜索结果
5 条记录 (耗时 0.033 秒)
