公开(公告)号：CN115332318B

公开(公告)日：2023-05-12

申请号：CN202211251735.2

申请日：2022-10-13

申请人： 杭州士兰集成电路有限公司

发明人： 郭欣 ,  闻永祥 ,  吴晶 ,  赵学峰 ,  肖金平 ,  郭广兴 ,  杨彦涛

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 公开了一种碳化硅VDMOS器件及其制备方法，包括：衬底，具有第一掺杂类型；外延层，具有第一掺杂类型，位于所述衬底上；体区，具有第二掺杂类型，位于所述外延层中，所述第一掺杂类型和所述第二掺杂类型相反；源区，具有第一掺杂类型，位于所述体区内；体接触区，具有第二掺杂类型，位于所述体区内且与所述源区邻接；栅介质层，位于所述外延层上；以及栅极导体，位于所述栅介质层上；其中，所述外延层包括由下至上依次层叠的第一外延层、第二外延层、第三外延层以及第四外延层。本发明的VDMOS器件在保证碳化硅VDMOS器件高耐压的前提下，降低其正向导通电阻。

公开(公告)号：CN115483266A

公开(公告)日：2022-12-16

申请号：CN202211043183.6

申请日：2022-08-29

申请人： 杭州士兰集成电路有限公司

发明人： 郭欣 ,  吴晶 ,  赵学峰 ,  肖金平 ,  郭广兴 ,  丁伯继 ,  江永兵

IPC分类号： H01L29/06 ,  H01L29/872 ,  H01L21/329

摘要： 公开了一种半导体器件及其制造方法，该半导体器件包括：碳化硅衬底，具有第一掺杂类型；位于碳化硅衬底上的外延层，具有第一掺杂类型；位于外延层中的掺杂柱区，具有第二掺杂类型，第一掺杂类型和第二掺杂类型相反；其中，掺杂柱区通过沿选定的晶向方向进行隧道式离子注入形成，选定的晶向方向为[11‑20]、[11‑23]和[0001]晶向方向中的任一晶向方向；部分掺杂柱区作为半导体器件的欧姆接触区，掺杂柱区围绕的外延层作为半导体器件的势垒区。本申请的半导体器件在保证较高击穿电压同时，又保证了较小的正向压降，同时外延层的掺杂浓度提高可以改善正向压降的温度系数，更加有利于半导体器件在高温环境下的可靠性和参数性能。

公开(公告)号：CN115483265A

公开(公告)日：2022-12-16

申请号：CN202211041935.5

申请日：2022-08-29

申请人： 杭州士兰集成电路有限公司

发明人： 郭欣 ,  吴晶 ,  赵学峰 ,  肖金平 ,  杨彦涛 ,  郭广兴 ,  江永兵

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 公开了一种半导体器件及其制造方法，该半导体器件包括：碳化硅衬底，所述碳化硅衬底具有第一掺杂类型；位于碳化硅衬底上的外延层，所述外延层具有第一掺杂类型；位于所述外延层中的掺杂柱区，所述掺杂柱区具有第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型相反；其中，所述掺杂柱区通过沿选定的晶向方向进行隧道式离子注入形成，选定的晶向方向为[11‑20]、[11‑23]和[0001]晶向方向中的任一晶向方向。本申请的半导体器件在保证较高击穿电压同时，又保证了较小的正向导通电阻，同时外延层的掺杂浓度提高可以改善正向导通电阻的温度系数，更加有利于半导体器件在高温环境下的可靠性和参数性能。

公开(公告)号：CN115332318A

公开(公告)日：2022-11-11

申请号：CN202211251735.2

申请日：2022-10-13

申请人： 杭州士兰集成电路有限公司

发明人： 郭欣 ,  闻永祥 ,  吴晶 ,  赵学峰 ,  肖金平 ,  郭广兴 ,  杨彦涛

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 公开了一种碳化硅VDMOS器件及其制备方法，包括：衬底，具有第一掺杂类型；外延层，具有第一掺杂类型，位于所述衬底上；体区，具有第二掺杂类型，位于所述外延层中，所述第一掺杂类型和所述第二掺杂类型相反；源区，具有第一掺杂类型，位于所述体区内；体接触区，具有第二掺杂类型，位于所述体区内且与所述源区邻接；栅介质层，位于所述外延层上；以及栅极导体，位于所述栅介质层上；其中，所述外延层包括由下至上依次层叠的第一外延层、第二外延层、第三外延层以及第四外延层。本发明的VDMOS器件在保证碳化硅VDMOS器件高耐压的前提下，降低其正向导通电阻。