模拟-数字变换装置以及IC芯片

    公开(公告)号:CN101212213B

    公开(公告)日:2011-11-23

    申请号:CN200710199354.3

    申请日:2007-12-17

    IPC分类号: H03K3/037 H03M1/12

    摘要: 本发明提供一种时钟信号生成装置,具备第一、第二及第三D触发器。第一D触发器的第一输出端子基于时钟信号,输出给其第一D输入端子的输入信号,其第一反相输出端子基于时钟信号,对第一D输入端子的输入信号进行反相并输出,并且将输出输入到第一D输入端子。第二D触发器的第二D输入端子,输入来自第一D触发器的第一输出端子的输出,其第二输出端子基于时钟信号,将给其第二D输入端子的输入信号作为第1输出输出,第三D触发器的第三D输入端子,输入来自第一D触发器的第一反相输出端子的输出,其第三输出端子基于时钟信号,将给其第三D输入端子的输入信号作为第二输出输出。第一输出和第二输出具有在彼此相同的定时反相的信号波形。

    A/D转换器以及A/D转换方法

    公开(公告)号:CN101632229A

    公开(公告)日:2010-01-20

    申请号:CN200880005454.0

    申请日:2008-02-28

    IPC分类号: H03M1/14

    CPC分类号: H03M1/1215 H03M1/168

    摘要: 一种A/D转换器,通过第一、第二流水线型的单位A/D转换器(121、122),时分地对模拟输入信号进行并行处理,而转换成数字输出信号,其中,具有根据系统要求来设定进行并行处理的多个单位A/D转换器的功能,在以比最大转换频率低的转换频率动作的情况下,通过控制信号(15)使单位A/D转换器(122)停止,从而削减单位A/D转换器间的通道间误差,改善A/D转换器的精度。

    时钟信号生成装置以及模拟-数字变换装置

    公开(公告)号:CN101212213A

    公开(公告)日:2008-07-02

    申请号:CN200710199354.3

    申请日:2007-12-17

    IPC分类号: H03K3/037 H03M1/12

    摘要: 本发明提供一种时钟信号生成装置,具备第一、第二及第三D触发器。第一D触发器的第一输出端子基于时钟信号,输出给其第一D输入端子的输入信号,其第一反相输出端子基于时钟信号,对第一D输入端子的输入信号进行反相并输出,并且将输出输入到第一D输入端子。第二D触发器的第二D输入端子,输入来自第一D触发器的第一输出端子的输出,其第二输出端子基于时钟信号,将给其第二D输入端子的输入信号作为第1输出输出,第三D触发器的第三D输入端子,输入来自第一D触发器的第一反相输出端子的输出,其第三输出端子基于时钟信号,将给其第三D输入端子的输入信号作为第二输出输出。第一输出和第二输出具有在彼此相同的定时反相的信号波形。