半导体集成电路
    4.
    发明公开

    公开(公告)号:CN1550948A

    公开(公告)日:2004-12-01

    申请号:CN200410043131.4

    申请日:2004-05-13

    CPC classification number: G11C5/147

    Abstract: 本发明的半导体集成电路是具备产生作为基准的电压的基准电压发生电路、使用该输出电压而动作的功能电路,并将使该输出电压稳定的基准电压稳定电容连接到上述基准电压发生电路的输出端子的半导体集成电路,提供一种能够缩短从待机状态到通常动作状态的恢复时间的半导体集成电路。在待机状态下,功能电路停止动作,但基准电压发生电路避免完全停止,防止基准电压稳定电容放电。由此,在降低模拟电路等功能电路的消耗电力的同时,能够实现从待机状态到通常动作状态的高速恢复。

    CMOS半导体集成电路
    5.
    发明公开

    公开(公告)号:CN1273437A

    公开(公告)日:2000-11-15

    申请号:CN00107261.7

    申请日:2000-04-30

    CPC classification number: H03K19/00361 H03K19/0016 H03K19/00315

    Abstract: 数字电路部分中的通过双栅极加工工艺而制成的CMOS反相器,备有其栅极由P型多晶硅形成的P沟道场效应晶体管。该P沟道场效应晶体管的源极接在电源上,且该P沟道场效应晶体管的反向栅极直接接在该源极上。当在低功耗模式下上述电源被切断后,P沟道场效应晶体管便处于不起晶体管之作用的状态。为防止该P沟道场效应晶体管的特性在该模式下变坏,而设置了在该模式下,能将该P沟道场效应晶体管的栅极电压固定为0的下拉开关。

    偏压电路和具有该偏压电路的半导体集成电路

    公开(公告)号:CN101595638B

    公开(公告)日:2012-07-18

    申请号:CN200880003246.7

    申请日:2008-05-28

    Abstract: 本发明提供一种偏压电路和具有该偏压电路的半导体集成电路。在将多个模拟信号通过各电容(C)传输到模拟信号处理电路(ANA2)的各输入端子时,将这些模拟信号的信号地线等的偏置电压提供给模拟信号处理电路的偏压电路(Bias)中,运算放大器(OpAS)从内置的差动放大电路(DA)的非反相输入(VIP)输入偏置电压(VIr),内置输出放大电路(OA1)的输出端子与差动放大电路的反相输入(VIM)连接,构成电压输出器。还设置多个输出放大电路(OA2~OAn),它们的输入端子与差动放大电路的输出端子连接,它们的输出端子与模拟信号处理电路的各输入端子(IN1~INn)连接。因此,不产生面积和功耗的增大,不导致模拟信号处理电路的各输入端子间的偏移的增大,能够有效防止这些输入端子间的相互干扰。

Patent Agency Ranking