公开(公告)号：CN101373758B

公开(公告)日：2011-06-08

申请号：CN200810166690.2

申请日：2004-08-27

Applicant: 松下电器产业株式会社

Inventor： 松野则昭 ,  角田真人 ,  和田博文

IPC: H01L23/58 ,  H01L23/522 ,  G06F17/50 ,  G06F21/00 ,  G06K19/073

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种屏蔽布线的布线构造，是在路径端部折回并连接起来的多条屏蔽布线，多条屏蔽布线的每一条，都与多条屏蔽布线中的与自身路径不同的路径的屏蔽布线相邻，多条屏蔽布线是通过配置多个基本单元而形成的，基本单元中配置的多条布线的路径互不相交，基本单元中，多条布线的路径与半导体芯片的某一边构成90度，基本单元内的多条布线的路径的一端和另一端，分别配置在基本单元相对的2边，使备好的多个基本单元中的一个基本单元的多条布线的一端或另一端，连接备好的多个基本单元中的另一个基本单元的多条布线的一端或另一端，来实施基本单元的配置，形成所述屏蔽布线，由端部单元将屏蔽布线的布线路径端部折回并连接。

公开(公告)号：CN101373758A

公开(公告)日：2009-02-25

申请号：CN200810166690.2

申请日：2004-08-27

Applicant: 松下电器产业株式会社

Inventor： 松野则昭 ,  角田真人 ,  和田博文

IPC: H01L23/58 ,  H01L23/522 ,  G06F17/50 ,  G06F21/00 ,  G06K19/073

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种屏蔽布线的布线构造，在路径端部折回并连接起来，多条屏蔽布线的每一条，与多条屏蔽布线中的自身路径不同的路径的屏蔽布线相邻。

公开(公告)号：CN1703775A

公开(公告)日：2005-11-30

申请号：CN03825520.0

申请日：2003-07-14

Applicant: 松下电器产业株式会社

Inventor： 伊藤理惠 ,  松野则昭 ,  角田真人

IPC: H01L21/82 ,  H01L27/04 ,  H01L21/3205 ,  G06F1/04

CPC classification number: H01L23/576 ,  H01L23/5222 ,  H01L23/5225 ,  H01L23/528 ,  H01L2924/0002 ,  Y10S257/922 ,  H01L2924/00

Abstract: 半导体集成电路装置(10)，由LSI功能部(11)和在其上形成的屏蔽布线层(22)构成。LSI功能部(11)，由半导体基板(12)和第1绝缘膜(13)构成，在半导体基板(12)上，例如形成包含MOS晶体管(14)的多个电路元件。屏蔽布线层(22)，由在第2绝缘膜(17)上依次形成的下部屏蔽布线(23)、第3绝缘膜(24)、上部屏蔽布线(25)及第4绝缘膜(26)构成。下部屏蔽布线(23)和上部屏蔽布线(25)各自被配置的配置方向，互相正交。

公开(公告)号：CN100440457C

公开(公告)日：2008-12-03

申请号：CN200480024220.2

申请日：2004-08-27

Applicant: 松下电器产业株式会社

Inventor： 松野则昭 ,  角田真人 ,  和田博文

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768 ,  H01L21/28 ,  H01L21/288 ,  H01L29/40 ,  H01L29/51 ,  H01L21/82 ,  H01L27/04

Abstract: 本发明所涉及的基本单元，布线路径以90度构成的多条布线的一端配置在两条对边中的一条对边上，所述多条布线的另一端配置在所述两条对边中的另一条对边上；所述多条布线的一端各自位于与所述多条布线的另一端的任意一端相对外框的中央是点对称的位置；将所述多条布线的路径布置成相互不交叉的样子。

公开(公告)号：CN1321451C

公开(公告)日：2007-06-13

申请号：CN03825520.0

申请日：2003-07-14

Applicant: 松下电器产业株式会社

Inventor： 伊藤理惠 ,  松野则昭 ,  角田真人

IPC: H01L21/82 ,  H01L27/04 ,  H01L21/3205 ,  G06F1/04

Abstract: 半导体集成电路装置(10)，由LSI功能部(11)和在其上形成的屏蔽布线层(22)构成。LSI功能部(11)，由半导体基板(12)和第1绝缘膜(13)构成，在半导体基板(12)上，例如形成包含MOS晶体管(14)的多个电路元件。屏蔽布线层(22)，由在第2绝缘膜(17)上依次形成的下部屏蔽布线(23)、第3绝缘膜(24)、上部屏蔽布线(25)及第4绝缘膜(26)构成。下部屏蔽布线(23)和上部屏蔽布线(25)各自被配置的配置方向，互相正交。

公开(公告)号：CN1839469A

公开(公告)日：2006-09-27

申请号：CN200480024220.2

申请日：2004-08-27

Applicant: 松下电器产业株式会社

Inventor： 松野则昭 ,  角田真人 ,  和田博文

IPC: H01L21/3205 ,  H01L21/3213 ,  H01L21/768 ,  H01L21/28 ,  H01L21/288 ,  H01L29/40 ,  H01L29/51 ,  H01L21/82 ,  H01L27/04

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明所涉及的基本单元，布线路径以90度构成的多条布线的一端配置在两条对边中的一条对边上，所述多条布线的另一端配置在所述两条对边中的另一条对边上；所述多条布线的一端各自位于与所述多条布线的另一端的任意一端相对外框的中央是点对称的位置；将所述多条布线的路径布置成相互不交差的样子。