专利检索 ap:("株式会社东芝") AND inv:"河边直之" 第 1 页

1.

发明公开
半导体集成电路、逻辑运算电路和触发器无效

公开(公告)号：CN1329396A

公开(公告)日：2002-01-02

申请号：CN01121646.8

申请日：2001-06-20

申请人： 株式会社东芝

发明人： 座间英匡 , 小泉正幸 , 伊东由纪子 , 字佐美公良 , 河边直之 , 金沢正博 , 古泽敏行

IPC分类号： H03K19/017 , H03K19/094

CPC分类号： H03K19/01707 , H03K19/0016

摘要： 提供可进行高速动作,且漏泄电流少的半导体集成电路、逻辑运算电路和触发器。本发明的半导体集成电路,用把阈值电压低的晶体管和阈值电压高的晶体管组合起来的MT门电路单元仅仅构成关键通路上边的门电路1,除此之外的门电路1用阈值电压高的晶体管构成。借助于此,就可以使关键通路上边的门电路1高速动作,而且还可以抑制整体的漏泄电流,实现功耗的降低。

2.

发明授权
半导体集成电路、逻辑运算电路和触发器失效

公开(公告)号：CN100350745C

公开(公告)日：2007-11-21

申请号：CN200410060092.9

申请日：2001-06-20

申请人： 株式会社东芝

发明人： 座间英匡 , 小泉正幸 , 伊东由纪子 , 字佐美公良 , 河边直之 , 金沢正博 , 古泽敏行

IPC分类号： H03K19/017 , H03K19/094

CPC分类号： H03K19/01707 , H03K19/0016

摘要： 提供可进行高速动作，且漏泄电流少的半导体集成电路、逻辑运算电路和触发器。本发明的半导体集成电路，用把阈值电压低的晶体管和阈值电压高的晶体管组合起来的MT门电路单元仅仅构成关键通路上边的门电路1，除此之外的门电路1用阈值电压高的晶体管构成。借助于此，就可以使关键通路上边的门电路1高速动作，而且还可以抑制整体的漏泄电流，实现功耗的降低。

3.

发明公开
半导体集成电路、逻辑运算电路和触发器失效

公开(公告)号：CN1619964A

公开(公告)日：2005-05-25

申请号：CN200410060092.9

申请日：2001-06-20

申请人： 株式会社东芝

发明人： 座间英匡 , 小泉正幸 , 伊东由纪子 , 字佐美公良 , 河边直之 , 金沢正博 , 古泽敏行

IPC分类号： H03K19/017 , H03K19/094

CPC分类号： H03K19/01707 , H03K19/0016

摘要： 提供可进行高速动作，且漏泄电流少的半导体集成电路、逻辑运算电路和触发器。本发明的半导体集成电路，用把阈值电压低的晶体管和阈值电压高的晶体管组合起来的MT门电路单元仅仅构成关键通路上边的门电路1，除此之外的门电路1用阈值电压高的晶体管构成。借助于此，就可以使关键通路上边的门电路1高速动作，而且还可以抑制整体的漏泄电流，实现功耗的降低。