低功耗逻辑家族
    1.
    发明公开

    公开(公告)号:CN108141216A

    公开(公告)日:2018-06-08

    申请号:CN201680061019.4

    申请日:2016-10-24

    申请人: 阿里·帕西欧

    发明人: 阿里·帕西欧

    摘要: 根据本发明,仅需使用一种增强类型的MOS晶体管来实现硬件中的典型布尔函数。较佳地,MOS晶体管类型允许反向偏置控制以调整和补偿操作条件。当在仅PMOS晶体管中实现时,下拉功能由具有连接到输出端上的门和源极的单个晶体管来执行。这种类型的连接确保下拉功能由下拉晶体管的泄漏电流执行。当所有上拉路径关闭时,所有上拉晶体管的漏电流需要小于该下拉电流。这些截止电流的比值可以通过晶体管的纵横比来调整。该逻辑类型在低电压下提供极低的电流消耗,并且可以避免在超低功耗设计中经常使用的更复杂的关断电路的可能性。与现有的解决方案相比,该逻辑类型提供了更高的运行速度。

    电荷泵电路和逻辑电路
    3.
    发明公开

    公开(公告)号:CN1200547A

    公开(公告)日:1998-12-02

    申请号:CN98107739.0

    申请日:1998-02-04

    发明人: 岩田徹

    IPC分类号: G11C11/401

    CPC分类号: H03K19/01707 H03K19/0013

    摘要: 电荷泵电路包括第一泵部分。该第一泵部分包括具有第一控制端的第一转换元件、具有第二控制端的第二转换元件和分别耦合到第一转换元件和第二转换元件上的一个节点。所述电荷泵电路响应第一驱动电压信号和第二驱动电压信号通过第一转换元件和第二转换元件的互补作用将输入电压转换成输出电压,并经过输出端输出输出电压。所述节点与第一控制端和第二控制端电绝缘。

    缓冲器电路
    6.
    发明授权

    公开(公告)号:CN101207379B

    公开(公告)日:2012-05-30

    申请号:CN200710301530.X

    申请日:2007-12-21

    发明人: 吕鸿文 苏朝琴

    摘要: 本发明关于一种具有一输入端子及一输出端子的缓冲器电路,包含:第一反相器,具有耦接至该输入端子的输入节点及耦接至输出端子的输出节点;第二反相器,具有耦接至参考电压的输入节点及输出节点;第三反相器,具有耦接至输出端子的输入节点及耦接至该第二反相器的输出节点的输出节点;第四反相器,具有耦接至第二反相器的输出节点的输入节点及耦接至输出端子的输出节点;第五反相器,具有输入节点及耦接至输出端子的输出节点;第六反相器,具有输入节点及耦接至第二反相器的输出节点的输出节点;第一电阻性器件,耦接于输出端子与该第五反相器的输入节点之间;及第二电阻性器件,耦接于第二反相器输出节点与该第六反相器的输入节点之间。

    一种消除寄生双极晶体管效应的方法和装置

    公开(公告)号:CN1153270C

    公开(公告)日:2004-06-09

    申请号:CN99126501.7

    申请日:1999-12-17

    IPC分类号: H01L21/66 G01R31/26 G01R31/28

    摘要: 一种测量具有预充电器件和输出器件的动态逻辑电路的逻辑分区中的建立时间,消除包括绝缘体基外延硅场效应晶体管的动态逻辑电路中寄生双极放电的有害效应的方法和装置。该方法确定了从所述逻辑分区到所述预充电器件的控制输入的时钟信号的第一时间延迟,以及从所述逻辑分区到所述输出器件的控制输入的逻辑信号的第二时间延迟。根据所述第一和第二时间延迟确定建立时间。在建立时间期间,预充电器件保持激活,以防止寄生双极放电。