-
公开(公告)号：CN107110818A
公开(公告)日：2017-08-29
申请号：CN201580071032.3
申请日：2015-12-22
申请人： 株式会社东芝
IPC分类号： G01N27/414 , G01N27/27
CPC分类号： C12Q1/001 , A01N1/02 , B82Y30/00 , C12Q1/00 , G01N21/64 , G01N21/763 , G01N27/26 , G01N27/327
摘要： 实施方式的生物传感器具备基板和存在于基板上的二维区域中的传感器矩阵。上述传感器矩阵具备多个基本块。上述多个基本块各自具备至少3种传感器元件。
-
公开(公告)号：CN110911401A
公开(公告)日：2020-03-24
申请号：CN201910128015.9
申请日：2019-02-20
申请人： 株式会社东芝
IPC分类号： H01L27/088 , H01L23/528 , H01L23/48 , H01J37/147
摘要： 本发明的实施方式关于半导体装置。实施方式的半导体装置具备：第1半导体层；第2半导体层；第1多层布线层，设置在第1半导体层与第2半导体层之间，具有多个第1导电层；第2多层布线层，设置在第1多层布线层与第2半导体层之间，具有多个第2导电层；第1晶体管，具有第1半导体层中的第1杂质区域；第2晶体管，具有第2半导体层中的第2杂质区域；第1孔，将第1半导体层、第1多层布线层、第2多层布线层及第2半导体层贯通；第2孔，将第1半导体层、第1多层布线层、第2多层布线层及第2半导体层贯通；第1电极，设置在第1多层布线层中；及第2电极，设置在第1多层布线层中，夹着第1孔而与第1电极对置。
-
公开(公告)号：CN101404477B
公开(公告)日：2011-11-23
申请号：CN200810165988.1
申请日：2008-10-06
申请人： 株式会社东芝
IPC分类号： H03D7/12
CPC分类号： H03D7/125
摘要： 本发明提供可更为正确地控制变换增益的变频电路。变频电路(3)具备：被输入第1输入信号的第1输入端子(3a)；被输入第2输入信号的第2输入端子(3b)；输出输出信号的输出端子(3c)；一端连接到第1输入端子，另一端连接到输出端子的混合用晶体管(3d)；以及通过第2输入端子被输入第2输入信号，向混合用晶体管(3d)的控制电极输出限制第2输入信号的脉冲所得到的脉冲信号的脉冲控制电路(3e)。混合用晶体管(3d)与脉冲信号的脉冲相对应地导通。
-
公开(公告)号：CN102487271B
公开(公告)日：2014-10-29
申请号：CN201110273037.8
申请日：2011-09-15
申请人： 株式会社东芝
发明人： 香西昌平
IPC分类号： H03K3/023
CPC分类号： H03K3/0231
摘要： 一种振荡电路，具备：第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时而使上述第1电压上升；第2电压控制电路，同步于上述第2比较结果变化的定时而使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时使上述第2电压上升；以及时钟生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的时钟信号。
-
公开(公告)号：CN102487271A
公开(公告)日：2012-06-06
申请号：CN201110273037.8
申请日：2011-09-15
申请人： 株式会社东芝
发明人： 香西昌平
IPC分类号： H03K3/023
CPC分类号： H03K3/0231
摘要： 一种振荡电路，具备：第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时而使上述第1电压上升；第2电压控制电路，同步于上述第2比较结果变化的定时而使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时使上述第2电压上升；以及时钟生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的时钟信号。
-
公开(公告)号：CN101404477A
公开(公告)日：2009-04-08
申请号：CN200810165988.1
申请日：2008-10-06
申请人： 株式会社东芝
IPC分类号： H03D7/12
CPC分类号： H03D7/125
摘要： 本发明提供可更为正确地控制变换增益的变频电路。变频电路(3)具备：被输入第1输入信号的第1输入端子(3a)；被输入第2输入信号的第2输入端子(3b)；输出输出信号的输出端子(3c)；一端连接到第1输入端子，另一端连接到输出端子的混合用晶体管(3d)；以及通过第2输入端子被输入第2输入信号，向混合用晶体管(3d)的控制电极输出限制第2输入信号的脉冲所得到的脉冲信号的脉冲控制电路(3e)。混合用晶体管(3d)与脉冲信号的脉冲相对应地导通。
-
公开(公告)号：CN110911401B
公开(公告)日：2023-09-08
申请号：CN201910128015.9
申请日：2019-02-20
申请人： 株式会社东芝
IPC分类号： H01L27/088 , H01L23/528 , H01L23/48 , H01J37/147
摘要： 本发明的实施方式关于半导体装置。实施方式的半导体装置具备：第1半导体层；第2半导体层；第1多层布线层，设置在第1半导体层与第2半导体层之间，具有多个第1导电层；第2多层布线层，设置在第1多层布线层与第2半导体层之间，具有多个第2导电层；第1晶体管，具有第1半导体层中的第1杂质区域；第2晶体管，具有第2半导体层中的第2杂质区域；第1孔，将第1半导体层、第1多层布线层、第2多层布线层及第2半导体层贯通；第2孔，将第1半导体层、第1多层布线层、第2多层布线层及第2半导体层贯通；第1电极，设置在第1多层布线层中；及第2电极，设置在第1多层布线层中，夹着第1孔而与第1电极对置。
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.022 秒)
