公开(公告)号：CN108493253B

公开(公告)日：2023-04-25

申请号：CN201810257440.3

申请日：2013-11-19

Applicant: 株式会社半导体能源研究所

Inventor： 松林大介 ,  篠原聪始 ,  关根航

IPC: H01L29/786 ,  H01L29/49

Abstract: 提供一种半导体装置，其中能够抑制随着晶体管的微型化而变得更显著的电特性的劣化。该半导体装置包括：氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。在TS1表示第一区域的厚度且TG1表示第二区域的厚度时，TS1≥TG1。

公开(公告)号：CN108493253A

公开(公告)日：2018-09-04

申请号：CN201810257440.3

申请日：2013-11-19

Applicant: 株式会社半导体能源研究所

Inventor： 松林大介 ,  篠原聪始 ,  关根航

IPC: H01L29/786 ,  H01L29/49

CPC classification number: H01L29/7869 ,  H01L29/4908 ,  H01L29/78612 ,  H01L29/78696

Abstract: 提供一种半导体装置，其中能够抑制随着晶体管的微型化而变得更显著的电特性的劣化。该半导体装置包括：氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。在TS1表示第一区域的厚度且TG1表示第二区域的厚度时，TS1≥TG1。

公开(公告)号：CN104823283A

公开(公告)日：2015-08-05

申请号：CN201380061385.6

申请日：2013-11-19

Applicant: 株式会社半导体能源研究所

Inventor： 松林大介 ,  篠原聪始 ,  关根航

IPC: H01L29/786 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8242 ,  H01L21/8247 ,  H01L27/06 ,  H01L27/08 ,  H01L27/105 ,  H01L27/108 ,  H01L27/115 ,  H01L29/417 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/7869 ,  H01L29/4908 ,  H01L29/78612 ,  H01L29/78696

Abstract: 提供一种半导体装置，其中能够抑制随着晶体管的微型化而变得更显著的电特性的劣化。该半导体装置包括：氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。在TS1表示第一区域的厚度且TG1表示第二区域的厚度时，TS1≥TG1。

公开(公告)号：CN116207143A

公开(公告)日：2023-06-02

申请号：CN202310258441.0

申请日：2013-11-19

Applicant: 株式会社半导体能源研究所

Inventor： 松林大介 ,  篠原聪始 ,  关根航

IPC: H01L29/49 ,  H01L29/786

Abstract: 本发明提供一种半导体装置，其中能够抑制随着晶体管的微型化而变得更显著的电特性的劣化。该半导体装置包括：氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。在TS1表示第一区域的厚度且TG1表示第二区域的厚度时，TS1≥TG1。

公开(公告)号：CN104823283B

公开(公告)日：2018-04-27

申请号：CN201380061385.6

申请日：2013-11-19

Applicant: 株式会社半导体能源研究所

Inventor： 松林大介 ,  篠原聪始 ,  关根航

IPC: H01L29/786 ,  H01L29/49

CPC classification number: H01L29/7869 ,  H01L29/4908 ,  H01L29/78612 ,  H01L29/78696

Abstract: 提供一种半导体装置，其中能够抑制随着晶体管的微型化而变得更显著的电特性的劣化。该半导体装置包括：氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。在TS1表示第一区域的厚度且TG1表示第二区域的厚度时，TS1≥TG1。