公开(公告)号：CN103149758A

公开(公告)日：2013-06-12

申请号：CN201210543739.8

申请日：2012-12-06

Applicant: 株式会社日本显示器东

Inventor： 落合孝洋 ,  后藤充 ,  中安洋三 ,  西川昌树 ,  宫本素明

IPC: G02F1/1362 ,  G02F1/1345 ,  G02F1/133

CPC classification number: G09G5/003 ,  G02F1/1345 ,  G02F1/136204 ,  G02F2001/13629 ,  G02F2001/136295 ,  H02H9/00

Abstract: 本发明提供一种在制造阶段抑制静电破坏，提高成品率的显示装置。本发明的显示装置所具有的基板包括：显示部，在显示部上形成有多个像素电路、及相对于该多个像素电路成为公共基准电压的公共电极；N根(N≥3的整数)栅极信号线，其在所述显示部延伸；栅极驱动电路，其在所述显示部的外侧并排配置有N个与各所述栅极信号线连接并供给栅极信号的移位寄存器电路；公共电压主布线，其配置在所述栅极驱动电路的相对于所述显示部的更外侧；以及M根公共电压副布线，其在N个并排配置的所述移位寄存器电路的N-1个间隔中的M个(1≤M＜N-1)间隔内，分别从所述公共电压主布线向所述公共电极延伸。