公开(公告)号：CN103376605A

公开(公告)日：2013-10-30

申请号：CN201310116617.5

申请日：2013-03-28

Applicant: 株式会社日本显示器东

Inventor： 铃木乔之 ,  阿部裕行 ,  槙正博 ,  后藤充

IPC: G02F1/1362 ,  G02F1/1333 ,  G06F3/044

CPC classification number: G09G3/3655 ,  G02F1/13306 ,  G02F1/133345 ,  G02F1/13338 ,  G02F1/133512 ,  G02F1/133528 ,  G02F1/136286 ,  G02F2001/133302 ,  G02F2201/121 ,  G02F2201/123 ,  G02F2202/104 ,  G06F3/0412 ,  G06F3/0418 ,  G06F3/044 ,  G06F2203/04103 ,  G09G3/36 ,  G09G2300/0426 ,  G09G2320/0219 ,  G09G2320/0626

Abstract: 显示装置，其目的在于抑制设定为基准电位的公共电极的电位变动。显示装置具有：形成于基板(12)的图像显示区域(32)的像素电极(36)；形成于基板的图像显示区域的公共电极(38)；形成于基板的图像显示区域的内侧、与像素电极(36)电连接的内侧信号线(41)；形成于基板的图像显示区域的外侧、与内侧信号线电连接的外侧信号线(43)；形成于基板的图像显示区域的内侧及外侧、与公共电极电连接的公共线(40)。在利用了在像素电极与公共电极之间产生的电场的光的控制下显示图像。在内侧信号线与公共电极之间形成有耦合电容(C)。外侧信号线包含第1部分(48)、电阻比上述第1部分及内侧信号线高的第2部分(50)。

公开(公告)号：CN103149758A

公开(公告)日：2013-06-12

申请号：CN201210543739.8

申请日：2012-12-06

Applicant: 株式会社日本显示器东

Inventor： 落合孝洋 ,  后藤充 ,  中安洋三 ,  西川昌树 ,  宫本素明

IPC: G02F1/1362 ,  G02F1/1345 ,  G02F1/133

CPC classification number: G09G5/003 ,  G02F1/1345 ,  G02F1/136204 ,  G02F2001/13629 ,  G02F2001/136295 ,  H02H9/00

Abstract: 本发明提供一种在制造阶段抑制静电破坏，提高成品率的显示装置。本发明的显示装置所具有的基板包括：显示部，在显示部上形成有多个像素电路、及相对于该多个像素电路成为公共基准电压的公共电极；N根(N≥3的整数)栅极信号线，其在所述显示部延伸；栅极驱动电路，其在所述显示部的外侧并排配置有N个与各所述栅极信号线连接并供给栅极信号的移位寄存器电路；公共电压主布线，其配置在所述栅极驱动电路的相对于所述显示部的更外侧；以及M根公共电压副布线，其在N个并排配置的所述移位寄存器电路的N-1个间隔中的M个(1≤M＜N-1)间隔内，分别从所述公共电压主布线向所述公共电极延伸。