公开(公告)号：CN1316599C

公开(公告)日：2007-05-16

申请号：CN02151432.1

申请日：2002-11-19

Applicant: 株式会社日立制作所

Inventor： 大塚文雄 ,  山本智志 ,  酒井哲

IPC: H01L21/822 ,  H01L27/08

CPC classification number: H01L21/28194 ,  H01L21/28518 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76897 ,  H01L21/823857 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 本发明提供一种方法，能在具有由高介电常数绝缘膜制成的栅极绝缘膜的多种类型的MIS晶体管的半导体集成电路器件中，在相同的衬底上形成具有高速性能的电路和高可靠性的电路。方法除去了逻辑区和I/O区中MIS晶体管扩散区上的高介电常数绝缘膜，在扩散区的表面上形成低阻硅化物层。另一方面，在存储区中，在MIS晶体管的扩散区上不形成硅化物层，用高介电常数绝缘膜覆盖扩散区，由此防止了形成间隔层、硅化物层以及接触孔期间对半导体衬底的损伤。

公开(公告)号：CN1505839A

公开(公告)日：2004-06-16

申请号：CN01820204.7

申请日：2001-12-06

Applicant: 株式会社日立制作所

Inventor： 熊谷幸博 ,  太田裕之 ,  三浦英生 ,  大塚文雄 ,  一濑胜彦 ,  池田修二 ,  竹田敏文 ,  尾内亨裕

IPC: H01L27/092

CPC classification number: H01L29/7842 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L27/092

Abstract: 一种半导体器件，具有n沟道型场效应晶体管和p沟道型场效应晶体管，其中该两个晶体管都具有优异的漏电流特性。具有n沟道型场效应晶体管(10)和p沟道型场效应晶体管(30)的半导体器件包括用作涂敷n沟道型场效应晶体管(10)的栅电极(15)的应力控制膜(19)的膜，其膜应力偏移到拉应力。该器件还包括用作涂敷p沟道型场效应晶体管(30)的栅电极(35)的应力控制膜(39)的膜，其膜应力更多的是压应力而不是n沟道型场效应晶体管(10)的膜(19)那样的应力。这样，期望n沟道型和p沟道型晶体管来改善漏电流。因此，整体的特性得到改善。

公开(公告)号：CN100382315C

公开(公告)日：2008-04-16

申请号：CN01820204.7

申请日：2001-12-06

Applicant: 株式会社日立制作所

Inventor： 熊谷幸博 ,  太田裕之 ,  三浦英生 ,  大塚文雄 ,  一濑胜彦 ,  池田修二 ,  竹田敏文 ,  尾内亨裕

IPC: H01L27/092

CPC classification number: H01L29/7842 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L27/092

Abstract: 一种半导体器件，具有n沟道型场效应晶体管和p沟道型场效应晶体管，其中该两个晶体管都具有优异的漏电流特性。具有n沟道型场效应晶体管(10)和p沟道型场效应晶体管(30)的半导体器件包括用作涂敷n沟道型场效应晶体管(10)的栅电极(15)的应力控制膜(19)的膜，其膜应力偏移到拉应力。该器件还包括用作涂敷p沟道型场效应晶体管(30)的栅电极(35)的应力控制膜(39)的膜，其膜应力更多的是压应力而不是n沟道型场效应晶体管(10)的膜(19)那样的应力。这样，期望n沟道型和p沟道型晶体管来改善漏电流。因此，整体的特性得到改善。

公开(公告)号：CN1420546A

公开(公告)日：2003-05-28

申请号：CN02151432.1

申请日：2002-11-19

Applicant: 株式会社日立制作所

Inventor： 大塚文雄 ,  山本智志 ,  酒井哲

IPC: H01L21/822 ,  H01L27/08

CPC classification number: H01L21/28194 ,  H01L21/28518 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76897 ,  H01L21/823857 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 本发明提供一种方法，能在具有由高介电常数绝缘膜制成的栅极绝缘膜的多种类型的MIS晶体管的半导体集成电路器件中，在相同的衬底上形成具有高速性能的电路和高可靠性的电路。方法除去了逻辑区和I/O区中MIS晶体管扩散区上的高介电常数绝缘膜，在扩散区的表面上形成低阻硅化物层。另一方面，在存储区中，在MIS晶体管的扩散区上不形成硅化物层，用高介电常数绝缘膜覆盖扩散区，由此防止了形成间隔层、硅化物层以及接触孔期间对半导体衬底的损伤。