存储器读取装置
    2.
    发明公开

    公开(公告)号:CN1149184A

    公开(公告)日:1997-05-07

    申请号:CN95105500.3

    申请日:1995-05-18

    CPC classification number: G11C11/4076 G11C7/1024 G11C11/4096

    Abstract: 响应行地址选通信号和列地址选通信号分别向动态RAM提供行地址和列地址之后,在行地址选信号下降定时之后对于行地址访问时间段内保持高阻抗状态,然后数据输出给数据总线,在行地址选通信号上升定时之后数据总线的高阻状态迅速被恢复。如果顺序地读取同一行地址的RAM的不同列地址,则仅响应行地址选通信号的变化而读取数据并输出到数据总线,并此后即使数据总线的高阻抗状态被迅速恢复,数据值仍被数据总线保持至该动态RAM输出该数据。

Patent Agency Ranking