-
公开(公告)号:CN104221103B
公开(公告)日:2017-03-01
申请号:CN201280072368.8
申请日:2012-10-25
Applicant: 株式会社村田制作所
CPC classification number: H01F27/2804 , H01F17/0013 , H01F27/292 , H01F41/041 , H01F41/32 , H01F2017/0066 , H01F2027/2809 , Y10T29/49165
Abstract: 本发明提供一种防止元件的安装面积增大、布线图案复杂化且减小寄生电感的层叠型电感元件及其制造方法。外部电极(31)与端子电极面设置在外部电极(31)的正下方。导通孔(42)的下表面设置在端子电极(32)的正上方。非磁性体(41)的侧面形成元件端面的一部分,并且另一侧面与导通孔(42)相邻。因此导通孔(42)的与非磁性体(41)相邻的侧面开放,寄生电感不会变大。该情况下,导通孔(42)能够被设置在任意位置,所以元件上表面的布线不会被引绕,所以布线图案也不会复杂化,能够防止元件安装面积的增大。(32)经由导通孔(42)电连接。导通孔(42)的上表
-
公开(公告)号:CN104221103A
公开(公告)日:2014-12-17
申请号:CN201280072368.8
申请日:2012-10-25
Applicant: 株式会社村田制作所
CPC classification number: H01F27/2804 , H01F17/0013 , H01F27/292 , H01F41/041 , H01F41/32 , H01F2017/0066 , H01F2027/2809 , Y10T29/49165
Abstract: 本发明提供一种防止元件的安装面积增大、布线图案复杂化且减小寄生电感的层叠型电感元件及其制造方法。外部电极(31)与端子电极(32)经由导通孔(42)电连接。导通孔(42)的上表面设置在外部电极(31)的正下方。导通孔(42)的下表面设置在端子电极(32)的正上方。非磁性体(41)的侧面形成元件端面的一部分,并且另一侧面与导通孔(42)相邻。因此导通孔(42)的与非磁性体(41)相邻的侧面开放,寄生电感不会变大。该情况下,导通孔(42)能够被设置在任意位置,所以元件上表面的布线不会被引绕,所以布线图案也不会复杂化,能够防止元件安装面积的增大。
-
公开(公告)号:CN102771199B
公开(公告)日:2015-02-04
申请号:CN201180008593.0
申请日:2011-02-15
Applicant: 株式会社村田制作所
CPC classification number: H05K1/165 , H01F3/14 , H01F17/0033 , H05K3/4629 , H05K2201/0215 , H05K2201/09672
Abstract: 本发明提供形成空隙也不易产生断裂不良、裂缝的线圈内置基板。在沿基板主体(12)的绝缘层层叠的层叠方向透视时相互重合的第1线圈元件(32a~32c)的内周的内侧形成有相互重合的第2线圈元件(34a、34b)。空隙部(40)在至少一个线圈元件(34a、34b)以及与该线圈元件(34a、34b)接触的一个绝缘层和与该线圈元件(34a、34b)对置的另一绝缘层之间连续,按照该线圈元件(34a、34b)露出的方式形成,并且,以在该空隙部(40)与沿层叠方向透视时相互重合的第1线圈元件(32a~32c)的外周之间设有间隔的方式在该外周的内侧、并且是在相互重合的第2线圈元件(34a、34b)的内周的外侧形成为环状。
-
公开(公告)号:CN102598165A
公开(公告)日:2012-07-18
申请号:CN201080050489.3
申请日:2010-11-08
Applicant: 株式会社村田制作所
Inventor: 南条纯一
CPC classification number: H05K1/165 , H01F41/046 , H05K3/4629 , H05K3/4688 , H05K2201/086
Abstract: 本发明提供一种能够降低在基材层内的贯通电极内发生的噪声的层叠陶瓷电子部件。本发明涉及的层叠陶瓷电子部件,其特征在于,具备基材层(2)、配置在基材层(2)内部且在基材层(2)内产生磁场的线圈图样(9)、和至少一部分配置在基材层(2)内部的贯通电极8,贯通电极(8)周围的与基材层(2)接触的部分由磁导率比基材层(2)的磁导率低的低磁性层(14)所覆盖。
-
公开(公告)号:CN106463235B
公开(公告)日:2018-08-31
申请号:CN201580025400.0
申请日:2015-02-27
Applicant: 株式会社村田制作所
Abstract: 本发明涉及电路模块。层叠体(LB1)在Z轴方向上层叠分别形成有形成线圈(CIL1)的线圈导体(CP2~CP6)的陶瓷片(SH2~SH6)和夹持陶瓷片(SH2~SH6)的陶瓷片(SH1)以及(SH7)而成。在层叠体(LB1)的下表面(=特定面)安装与线圈(CIL1)连接的电容器(12)以及IC芯片(14)。在安装面还设置与线圈(CIL1)、电容器(12)或者IC芯片(14)连接并向下方突出的针状端子(PN0、PN0、…)。在安装面出现由线圈导体(CP2~CP6)的厚度引起的凸部(CN1b)的位置,针状端子(PN0、PN0、…)分别具有凸部(CN1b)的宽度以下的直径并设置在收纳于凸部(CN1b)的轮廓的位置。
-
公开(公告)号:CN106463235A
公开(公告)日:2017-02-22
申请号:CN201580025400.0
申请日:2015-02-27
Applicant: 株式会社村田制作所
Abstract: 本发明涉及电路模块。层叠体(LB1)在Z轴方向上层叠分别形成有形成线圈(CIL1)的线圈导体(CP2~CP6)的陶瓷片(SH2~SH6)和夹持陶瓷片(SH2~SH6)的陶瓷片(SH1)以及(SH7)而成。在层叠体(LB1)的下表面(=特定面)安装与线圈(CIL1)连接的电容器(12)以及IC芯片(14)。在安装面还设置与线圈(CIL1)、电容器(12)或者IC芯片(14)连接并向下方突出的针状端子(PN0、PN0、…)。在安装面出现由线圈导体(CP2~CP6)的厚度引起的凸部(CN1b)的位置,针状端子(PN0、PN0、…)分别具有凸部(CN1b)的宽度以下的直径并设置在收纳于凸部(CN1b)的轮廓的位置。
-
公开(公告)号:CN102771199A
公开(公告)日:2012-11-07
申请号:CN201180008593.0
申请日:2011-02-15
Applicant: 株式会社村田制作所
CPC classification number: H05K1/165 , H01F3/14 , H01F17/0033 , H05K3/4629 , H05K2201/0215 , H05K2201/09672
Abstract: 本发明提供形成空隙也不易产生断裂不良、裂缝的线圈内置基板。在沿基板主体(12)的绝缘层层叠的层叠方向透视时相互重合的第1线圈元件(32a~32c)的内周的内侧形成有相互重合的第2线圈元件(34a、34b)。空隙部(40)在至少一个线圈元件(34a、34b)以及与该线圈元件(34a、34b)接触的一个绝缘层和与该线圈元件(34a、34b)对置的另一绝缘层之间连续,按照该线圈元件(34a、34b)露出的方式形成,并且,以在该空隙部(40)与沿层叠方向透视时相互重合的第1线圈元件(32a~32c)的外周之间设有间隔的方式在该外周的内侧、并且是在相互重合的第2线圈元件(34a、34b)的内周的外侧形成为环状。
-
公开(公告)号:CN210576466U
公开(公告)日:2020-05-19
申请号:CN201890000647.6
申请日:2018-02-23
Applicant: 株式会社村田制作所
Abstract: 本实用新型提供一种天线装置,具备电路基板和被表面安装在电路基板的线圈元件(301)。线圈元件(301)具有:坯体(10),层叠多个绝缘层而成,具有相对于多个绝缘层的层叠方向(Z轴方向)正交的安装面,形成一匝以上的线圈(线圈(L1)以及辅助线圈(L2));以及端子电极(T1、T2、T3、T4、T5、T6),形成在安装面,从层叠方向(Z轴方向)观察,端子电极(T1、T2、T3、T4、T5、T6)整体与线圈的线圈开口(AP)重叠。在安装面的俯视下,坯体(10)整体与电路基板重叠。
-
公开(公告)号:CN209607723U
公开(公告)日:2019-11-08
申请号:CN201790001319.3
申请日:2017-10-26
Applicant: 株式会社村田制作所
Abstract: 提供包含线圈的特性、接地特性的电特性优异且小型的基板模块。铁氧体基板(20)具有磁性体层(21、22)、和夹着磁性体层(21、22)而配置的非磁性体层(24)以及非磁性体层(25),非磁性体层(25)的与磁性体层(22)相反侧的面是铁氧体基板(20)的第二主面(203)。非磁性体层(25)具备第一凹部(211)、第二凹部(212)以及布线导体(421)。第一凹部(211)在第二主面(203)和第一侧面(201)开口,在俯视时具有非直线状的内壁面(221)。布线导体(421)在第一凹部(211)的内壁面(221)露出。外面导体(60)形成于第一凹部(211)的内壁面(221),并与布线导体(421)连接。
-
-
-
-
-
-
-
-