-
公开(公告)号:CN108604491B
公开(公告)日:2021-09-21
申请号:CN201780007942.4
申请日:2017-01-25
Applicant: 株式会社村田制作所
Abstract: 本发明通过实现电感器电极的低电阻化来实现电感器部件的特性的提高。电感器部件(1a)具备树脂层(3)和电感器电极(6),电感器电极(6)具有:金属销(7a~7d),均以上端面在树脂层(3)的上表面(3a)露出的状态立设于树脂层(3);和上侧布线板(8a、8b),配置于树脂层(3)的上表面(3a)并连接较短的金属销(7a、7c)的上端面和较长的金属销(7b、7d)的上端面。该情况下,由于电感器电极(6)由相对电阻均比导电糊料、被覆金属低的两个金属销(7a~7d)以及布线板(8a~8c)形成,所以能够实现电感器电极(6)整体的低电阻化,由此能够提高电感器部件(1a)的特性。
-
公开(公告)号:CN108604491A
公开(公告)日:2018-09-28
申请号:CN201780007942.4
申请日:2017-01-25
Applicant: 株式会社村田制作所
Abstract: 本发明通过实现电感器电极的低电阻化来实现电感器部件的特性的提高。电感器部件(1a)具备树脂层(3)和电感器电极(6),电感器电极(6)具有:金属销(7a~7d),均以上端面在树脂层(3)的上表面(3a)露出的状态立设于树脂层(3);和上侧布线板(8a、8b),配置于树脂层(3)的上表面(3a)并连接较短的金属销(7a、7c)的上端面和较长的金属销(7b、7d)的上端面。该情况下,由于电感器电极(6)由相对电阻均比导电糊料、被覆金属低的两个金属销(7a~7d)以及布线板(8a~8c)形成,所以能够实现电感器电极(6)整体的低电阻化,由此能够提高电感器部件(1a)的特性。
-
公开(公告)号:CN109643597B
公开(公告)日:2021-08-24
申请号:CN201780052496.9
申请日:2017-08-25
Applicant: 株式会社村田制作所
Abstract: 电感器部件(10)具备芯构件(41、42)、配置在芯构件的线圈、以及端子电极(61~63)。线圈具备:第一金属板(21~24),配置在芯构件(41、42)的上表面;第二金属板(31~35),配置在芯构件(41、42)的下表面;以及多个金属销(511、521、522、531、532、541、542、552),相对于芯构件(41、42)中的任一个在厚度方向上贯通。线圈通过多个金属销(511、521、522、531、532、541、542、552)对第一金属板(21~24)和第二金属板(31~35)进行连接而被形成为螺旋形。端子电极(61~63)沿着螺旋形延伸的方向空开间隔与线圈连接。
-
公开(公告)号:CN109643597A
公开(公告)日:2019-04-16
申请号:CN201780052496.9
申请日:2017-08-25
Applicant: 株式会社村田制作所
Abstract: 电感器部件(10)具备芯构件(41、42)、配置在芯构件的线圈、以及端子电极(61~63)。线圈具备:第一金属板(21~24),配置在芯构件(41、42)的上表面;第二金属板(31~35),配置在芯构件(41、42)的下表面;以及多个金属销(511、521、522、531、532、541、542、552),相对于芯构件(41、42)中的任一个在厚度方向上贯通。线圈通过多个金属销(511、521、522、531、532、541、542、552)对第一金属板(21~24)和第二金属板(31~35)进行连接而被形成为螺旋形。端子电极(61~63)沿着螺旋形延伸的方向空开间隔与线圈连接。
-
公开(公告)号:CN111886787A
公开(公告)日:2020-11-03
申请号:CN201980020058.3
申请日:2019-01-08
Applicant: 株式会社村田制作所
IPC: H02M3/155
Abstract: 控制电路模块(11)具备:FET(Q1、Q2),具有栅极端子、源极端子和漏极端子;控制电路(111),与控制端子连接,通过向控制端子输出控制信号从而控制FET(Q1、Q2)的导通截止动作;第1封装件(119),在内部配置有FET(Q1、Q2)以及控制电路(111),具有第1面(119a)、第2面(119b)和作为与第1面(119a)以及第2面(119b)正交的侧面的第3面(119c);第1电极(113、114),在第1封装件(119)设置为从第1封装件(119)的第1面(119a)露出;和第2电极(112),在第1封装件(119)设置为从第1封装件(119)的第2面(119b)露出。
-
公开(公告)号:CN110121753A
公开(公告)日:2019-08-13
申请号:CN201780081097.5
申请日:2017-11-29
Applicant: 株式会社村田制作所
Abstract: 抑制包含复合磁芯的电感器的制造成本。基于本发明的一个实施方式的电感器(L1)具备第1端子(T1)以及第2端子(T2)、第1电感器导体层(CL1)以及第2电感器导体层(CL2)、磁芯层(MC1)、和过孔导体(V11~V18)。磁芯层(MC1)配置在第1电感器导体层(CL1)与第2电感器导体层(CL2)之间。过孔导体(V11~V18)与第1电感器导体层(CL1)以及第2电感器导体层(CL2)连接。第1端子(T1)以及第2端子(T2)经由过孔导体(V11~V18)而电连接。磁芯层(MC1)包含具有第1磁性体的第1磁性体部(MC1,MC3)和具有第2磁性体的第2磁性体部(MC2)。第2磁性体的磁特性与第1磁性体的磁特性不同。
-
-
-
-
-