公开(公告)号：CN111886787A

公开(公告)日：2020-11-03

申请号：CN201980020058.3

申请日：2019-01-08

Applicant: 株式会社村田制作所

Inventor： 丹下贵之 ,  宫下宗丈 ,  田村祐二 ,  吉中达也 ,  桥秀明

IPC: H02M3/155

Abstract: 控制电路模块(11)具备：FET(Q1、Q2)，具有栅极端子、源极端子和漏极端子；控制电路(111)，与控制端子连接，通过向控制端子输出控制信号从而控制FET(Q1、Q2)的导通截止动作；第1封装件(119)，在内部配置有FET(Q1、Q2)以及控制电路(111)，具有第1面(119a)、第2面(119b)和作为与第1面(119a)以及第2面(119b)正交的侧面的第3面(119c)；第1电极(113、114)，在第1封装件(119)设置为从第1封装件(119)的第1面(119a)露出；和第2电极(112)，在第1封装件(119)设置为从第1封装件(119)的第2面(119b)露出。

公开(公告)号：CN110121753A

公开(公告)日：2019-08-13

申请号：CN201780081097.5

申请日：2017-11-29

Applicant: 株式会社村田制作所

Inventor： 宫下宗丈 ,  田村祐二 ,  丹下贵之 ,  桥秀明 ,  和气武司 ,  东出康弘

IPC: H01F27/24 ,  H01F17/00 ,  H01F17/04

Abstract: 抑制包含复合磁芯的电感器的制造成本。基于本发明的一个实施方式的电感器(L1)具备第1端子(T1)以及第2端子(T2)、第1电感器导体层(CL1)以及第2电感器导体层(CL2)、磁芯层(MC1)、和过孔导体(V11～V18)。磁芯层(MC1)配置在第1电感器导体层(CL1)与第2电感器导体层(CL2)之间。过孔导体(V11～V18)与第1电感器导体层(CL1)以及第2电感器导体层(CL2)连接。第1端子(T1)以及第2端子(T2)经由过孔导体(V11～V18)而电连接。磁芯层(MC1)包含具有第1磁性体的第1磁性体部(MC1，MC3)和具有第2磁性体的第2磁性体部(MC2)。第2磁性体的磁特性与第1磁性体的磁特性不同。