公开(公告)号：CN1492445A

公开(公告)日：2004-04-28

申请号：CN03143699.4

申请日：2003-07-30

Applicant: 株式会社瑞萨科技

Inventor： 吉泽知晃 ,  新居浩二 ,  今冈进

IPC: G11C11/413 ,  G11C11/419

CPC classification number: G11C29/026 ,  G11C7/06 ,  G11C7/14 ,  G11C11/41 ,  G11C29/02 ,  G11C29/028 ,  G11C29/50012 ,  G11C2207/065

Abstract: 一种半导体存储器件。在每个规定数目的字线中，设置具有多个虚拟单元的虚拟电路(1a－1c)。在选择对应的字线时，使用包含于该虚拟电路中的多个虚拟单元来驱动与正规位线相同负载的虚拟位线(DBL)。通过虚拟读出放大器(DSA)检测该虚拟位线(DBL)的电位，生成读出起动信号(SE)。无论阵列结构如何，都可以正确地检测读出时序。

公开(公告)号：CN100431048C

公开(公告)日：2008-11-05

申请号：CN03143699.4

申请日：2003-07-30

Applicant: 株式会社瑞萨科技 ,  株式会社瑞萨电子元件设计

Inventor： 吉泽知晃 ,  新居浩二 ,  今冈进

IPC: G11C11/413 ,  G11C11/419

CPC classification number: G11C29/026 ,  G11C7/06 ,  G11C7/14 ,  G11C11/41 ,  G11C29/02 ,  G11C29/028 ,  G11C29/50012 ,  G11C2207/065

Abstract: 一种半导体存储器件。在每个规定数目的字线中，设置具有多个虚拟单元的虚拟电路(1a-1c)。在选择对应的字线时，使用包含于该虚拟电路中的多个虚拟单元来驱动与正规位线相同负载的虚拟位线(DBL)。通过虚拟读出放大器(DSA)检测该虚拟位线(DBL)的电位，生成读出起动信号(SE)。无论阵列结构如何，都可以正确地检测读出时序。