公开(公告)号：CN101427320A

公开(公告)日：2009-05-06

申请号：CN200780014479.2

申请日：2007-04-19

Applicant: NXP股份有限公司

Inventor： 毛里茨·M·N·斯托姆斯

IPC: G11C11/4091 ,  G11C7/06

CPC classification number: G11C7/067 ,  G11C2207/063 ,  G11C2207/065

Abstract: 存储电路包括：至少一个存储元件(T1)；读出放大器(SA)，用于读出存储元件(T1)的状态；开关设备(T2)，用于将读出放大器(SA)选择性地耦合到存储元件(T1)。读出放大器(SA)包括第一模块(M1)和第二模块(M2)。第一模块(M1)提供被限制为最大值(Iref+Ibias)的第一电流。第二模块(M2)提供第二电流，所述第二电流从读出操作开始时的比最大值高的值减小到读出操作结束时的比最大值低的值。存储电路具有第三模块(CS2)，所述第三模块(CS2)用于在开关设备(T2)耦合至存储元件(T1)的一侧吸收第三电流(Ibias)。

公开(公告)号：CN100354979C

公开(公告)日：2007-12-12

申请号：CN200310118140.0

申请日：2003-11-13

Applicant: 松下电器产业株式会社

Inventor： 车田希总 ,  赤松宽范

IPC: G11C29/00

CPC classification number: G11C7/06 ,  G11C7/14 ,  G11C2207/065

Abstract: 提供一种能够提高产品的出产量的半导体存储装置。虚拟控制电路通过第一和第二虚拟字线而激活第一虚拟列和第二虚拟列，其中第一虚拟列包括在行方向上位于靠近行解码器的位置的多个虚拟单元，第二虚拟列包括在行方向上距离行解码器最远位置的多个虚拟单元，在第一虚拟列和第二虚拟列之间插入有多个存储单元。虚拟列选择器选择与第一虚拟列相连接的第一虚拟位线上的信号和与第二虚拟列相连接的第二虚拟位线上的信号中的一个，并将选择的信号输出到放大器控制电路。放大器控制电路根据来自虚拟列选择器的信号而产生关于放大器电路的放大器启动信号。

公开(公告)号：CN101084556A

公开(公告)日：2007-12-05

申请号：CN03824864.6

申请日：2003-09-23

Applicant: 桑迪士克股份有限公司

Inventor： 若尔-安德里安·瑟尼 ,  李彦

IPC: G11C16/28 ,  G11C11/56 ,  G11C16/26

CPC classification number: G11C7/06 ,  G11C11/5642 ,  G11C16/26 ,  G11C16/28 ,  G11C29/02 ,  G11C29/026 ,  G11C2207/065

Abstract: 源极线偏压是一种由读取/写入电路的接地环路中的非零电阻引入的误差。在检测过程中，一存储单元的控制栅极电压会被一所述电阻两端的电压降错误地偏置。该误差会在流经接地环路的电流减小时得以最小化。一种用于降低源极线偏压的方法是通过具有多遍式检测特性和技术的读取/写入电路来实现。在并行检测一页存储单元时，每一遍均有助于识别并关断那些导电电流高于一给定分界电流值的存储单元。详言之，在已完成当前遍中的所有检测后关断所识别出的存储单元。通过这种方式，使关断作业不会干扰检测作业。由于通过消除较高电流单元的贡献而使总电流量得以显著降低，因此后续各遍检测将更小地受到源极线偏压的影响。在另一个检测改良方面中，使用一参考检测放大器来控制多个检测放大器，以降低其对电源及环境变化的依赖性。

公开(公告)号：CN1855293A

公开(公告)日：2006-11-01

申请号：CN200610002104.1

申请日：2006-01-16

Applicant: 海力士半导体有限公司

Inventor： 都昌镐

IPC: G11C7/12 ,  G11C7/06 ,  G11C11/409

CPC classification number: G11C7/06 ,  G11C2207/065

Abstract: 本发明提供了一种根据电源电压电平来调节位线过驱动时段的半导体存储器装置。用于稳定位线感测放大器(以下称为BLSA)的半导体存储器装置包括：BLSA，由感测放大器驱动电压来操作；以及控制器，用于比较所反馈的感测放大器驱动电压与基准电压以由此输出感测放大器驱动电压到BLSA。

公开(公告)号：CN1265462C

公开(公告)日：2006-07-19

申请号：CN03120084.2

申请日：2003-03-12

Applicant: 富士通株式会社

Inventor： 加藤好治 ,  小村一史 ,  川本悟

IPC: H01L27/105

CPC classification number: G11C7/065 ,  G11C7/18 ,  G11C8/08 ,  G11C2207/065 ,  H01L27/10897

Abstract: 提供一种具有用于提供电能的驱动器晶体管的半导体存储器件，其可以在非激活过程中减少泄漏电流，并且在激活过程中保证用于读出放大器的足够供电能力。栅极宽度被与位线方向相垂直地提供在每两个位线对间距处，并且电源电压(VDD)和参考电压(VSS)被馈送到PMOS晶体管(SP0、SP0_至SP3、SP3_)以及NMOS晶体管(SN0、SN0_至SN3、SN3_)。在驱动器专用MOS晶体管(P1、P2)和NMOS晶体管(N1、N2)中，以两个位线对间距为最大值而调节栅极宽度，并且使用调节区(ΔL)来调节栅极长度，从而可以获得对于保证足够的电流提供能力和减小拖尾电流这种互为相反的特性获得在适当调节状态下的驱动器专用MOS晶体管(P1、P2、N1和N2)。

公开(公告)号：CN1759448A

公开(公告)日：2006-04-12

申请号：CN200480005177.5

申请日：2004-02-25

Applicant: 米克伦技术公司

Inventor： 唐纳德·M·摩根

IPC: G11C7/00 ,  G11C8/00

CPC classification number: G11C7/065 ,  G11C2207/065

Abstract: 第一读出放大器具有耦合在一对互补的读出线之间的互补的输入和输出。每一个读出线经由耦合晶体管耦合到相应的互补的位线。耦合晶体管在初始读出周期被激活，以将来自所述位线的差分电压耦合到读出线。读出线然后与位线隔离，以允许第一读出放大器响应差分电压，而没有被位线的电容加载。读出线也耦合到第二读出放大器的互补的输出，第二读出放大器的互补的输出耦合到位线。通过将所述第二晶体管的输入耦合到所述读出线而不是位线，施加给第二读出晶体管的差分电压比位线之间的差分电压增加的快。

公开(公告)号：CN1747066A

公开(公告)日：2006-03-15

申请号：CN200510091014.X

申请日：2005-08-03

Applicant: 三星电子株式会社

Inventor： 申相雄 ,  金哲洙 ,  全永铉 ,  李相普

IPC: G11C11/409 ,  G11C11/419 ,  G11C7/00

CPC classification number: G11C7/06 ,  G11C11/4091 ,  G11C2207/005 ,  G11C2207/065

Abstract: 一种半导体存储器件包括多个存储单元阵列块、位线读出放大器、能够被控制接通或断开的局部读出放大器、数据读出放大器、以及控制器。控制器响应于第一和第二信号而将局部读出控制信号激活预定的持续时间。第一信号为激活位线读出放大器的位线读出使能信号，并且，在激活位线读出使能信号之后，将局部读出放大器激活预定的持续时间。第二信号可被激活或去激活，以与连接一对位线和一对局部输入/输出线的列选择线信号同相。因而，有可能根据操作条件而接通或断开局部读出放大器，由此增大tRCD参数并减小电流消耗。可通过将局部读出放大器与在读取操作期间不需要预充电和均衡的电流型数据读出放大器相组合，而提高半导体存储器件的操作速度。

公开(公告)号：CN1624796A

公开(公告)日：2005-06-08

申请号：CN200410100392.5

申请日：2001-12-30

Applicant: 株式会社东芝

Inventor： 加藤大辅

IPC: G11C7/08 ,  G11C11/4063 ,  H01L27/108

CPC classification number: G11C7/065 ,  G11C11/4091 ,  G11C2207/065 ,  H01L27/10897

Abstract: 提供一种用在半导体存储器件中的读出放大器控制电路，包括构成读出放大器的锁存型差分放大器；和将锁存型差分放大器的公用源线连接到恢复电源线的设置驱动器，所述恢复电源线是用于使位线为写入电位的电源线；其中，构成所述锁存型差分放大器的各晶体管为第一导电类型的第一晶体管；以及构成对应于所述锁存型差分放大器的所述设置驱动器的晶体管为第二导电类型的第二晶体管，所述第二晶体管配置在与配置所述第一晶体管的阱相邻的阱中。

公开(公告)号：CN1610002A

公开(公告)日：2005-04-27

申请号：CN200410006056.4

申请日：2004-02-27

Applicant: 富士通株式会社

Inventor： 福士功 ,  川岛将一郎

IPC: G11C11/22 ,  H01L27/10

CPC classification number: G11C11/22 ,  G11C7/06 ,  G11C7/065 ,  G11C2207/065

Abstract: 本发明公开了一种半导体存储器器件，包括：存储器单元；信号线，其上有可响应于从所述存储器单元读取的数据的电势；电势检测电路，其响应于检测到所述信号线上的电势超过预定电势，而输出检测信号；和读出放大器，其响应于所述检测信号而放大所述信号线上的电势。

公开(公告)号：CN1591682A

公开(公告)日：2005-03-09

申请号：CN200410074904.5

申请日：2004-08-30

Applicant: 三星电子株式会社

Inventor： 卢庚俊

IPC: G11C11/4072

CPC classification number: G11C11/4091 ,  G11C7/065 ,  G11C7/12 ,  G11C11/4094 ,  G11C2207/065

Abstract: 提供了一种没有参考单元，利用VSS或VDD位线预充电方法的半导体存储装置。在VSS预充电方法中使用两个P型感测放大器，并且在VDD预充电方法中使用两个N型感测放大器。在两个感测放大器中的一个中，驱动位线的晶体管具有比驱动互补位线的晶体管低的电流驱动能力。在两个感测放大器中的另一个中，驱动互补位线的晶体管具有比驱动位线的晶体管低的电流驱动能力。因此，两个感测放大器的一个首先工作，并且根据当字线被使能时所选择的两个存储单元之一的位置在预定的延迟时间之后，两个感测放大器的另一个工作，以便正确地检测数据“0”和“1”，从而解决了通常的利用参考单元的VSS或VDD预充电方法的问题。