-
公开(公告)号:CN1499639A
公开(公告)日:2004-05-26
申请号:CN03147191.9
申请日:2003-07-08
申请人: 株式会社瑞萨科技
IPC分类号: H01L27/108 , H01L23/52
CPC分类号: H01L27/10882 , G11C5/063 , G11C7/14 , G11C7/18 , G11C8/14 , G11C11/4097 , G11C11/4099 , H01L21/76838 , H01L27/0207 , H01L27/10811 , H01L27/10885 , H01L27/10891
摘要: 在空字线配置区域(DWLR)中配置第2金属布线(DMTS),并使构成普通字线配置区域(NWLRA)中配置的字线(WL)的低电阻金属布线(MTS)与下层的栅极布线(TG)的连接错位。在位线交叉区域(TWSA)中配置存储器单元栅极布线,相互连接存储器单元的存取晶体管的栅极,并用上层的金属布线(MTFB、MTSB)来形成位线的交叉结构。改善存储器单元阵列区域的面积利用效率。