-
公开(公告)号:CN116819893A
公开(公告)日:2023-09-29
申请号:CN202211088146.7
申请日:2022-09-07
Applicant: 株式会社ORC制作所
Abstract: 本发明提供曝光装置和布线图案的制作方法。在半导体封装制造工艺等中,进行能够抑制吞吐量降低的布线的图案化。在FO‑WLP的曝光工艺中,测定配置在临时的基板(B)上的半导体芯片(SC)之间相对于基准位置的位置偏移量。根据区域内布线图案(AD)的形成位置校正,进行针对区域外布线图案(BD)的形成位置的校正和缩放校正,并且生成圆弧状的补充布线图案(CD)。然后,将校正后的区域内布线图案(AD)、区域外布线图案(BD)、生成的圆弧状的补充布线图案(CD)合成为光栅数据。