-
公开(公告)号：CN116564828A
公开(公告)日：2023-08-08
申请号：CN202310579919.X
申请日：2023-05-22
Applicant: 桂林电子科技大学
IPC: H01L21/48 , H01L21/56 , H01L25/07 , H01L23/31 , H01L23/495
Abstract: 本发明公开了一种基于低感叠层电路的高频功率芯片封装方法，属于功率半导体封装领域。本发明通过设置第一和第二绝缘层以及电气连接窗口并采用板级平面互连技术构造模块的第一、第二、第三电路层，使第一、第二与第三电路层之间实现垂直电气互连，构造叠层正负功率回路。基于平板级平面互连方法的叠层电路设计不仅可以缩短正负功率回路距离，利用磁场相消原理降低回路的寄生电感，还可有效降低叠层封装的工艺难度与成本，提高封装效率。
Search Results
1
records
(took 0.022 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
