阵列基板的制作方法、阵列基板以及显示装置

    公开(公告)号:CN113534552B

    公开(公告)日:2023-03-28

    申请号:CN202110830447.1

    申请日:2021-07-22

    IPC分类号: G02F1/1362 G02F1/1343

    摘要: 本发明实施例公开一种阵列基板的制作方法、阵列基板以及显示装置。在一具体实施方式中,该制作方法包括:在基板上依次形成公共电极、栅线、有源层、以及数据线;在数据线上形成像素电极材料层;图案化像素电极材料层形成像素电极子材料层,包括缝隙区域;在像素电极子材料层上形成第二光刻胶层;自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影,以形成像素电极的保护层,数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等;形成像素电极;去除保护层。该实施方式通过利用第二光刻胶层的曝光显影形成保护层,使得数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等,避免了信号串扰。

    阵列基板的制作方法、阵列基板以及显示装置

    公开(公告)号:CN113534552A

    公开(公告)日:2021-10-22

    申请号:CN202110830447.1

    申请日:2021-07-22

    IPC分类号: G02F1/1362 G02F1/1343

    摘要: 本发明实施例公开一种阵列基板的制作方法、阵列基板以及显示装置。在一具体实施方式中,该制作方法包括:在基板上依次形成公共电极、栅线、有源层、以及数据线;在数据线上形成像素电极材料层;图案化像素电极材料层形成像素电极子材料层,包括缝隙区域;在像素电极子材料层上形成第二光刻胶层;自基板的远离第二光刻胶层的一侧对第二光刻胶层进行曝光并显影,以形成像素电极的保护层,数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等;形成像素电极;去除保护层。该实施方式通过利用第二光刻胶层的曝光显影形成保护层,使得数据线在基板上的正投影到相邻两个保护层在基板上的正投影的距离相等,避免了信号串扰。

    阵列基板及其制备工艺、显示面板和显示装置

    公开(公告)号:CN112885853A

    公开(公告)日:2021-06-01

    申请号:CN202110390869.1

    申请日:2021-04-12

    IPC分类号: H01L27/12 G02F1/1362

    摘要: 本发明涉及显示技术领域,具体而言,涉及一种阵列基板及其制备工艺、显示面板和显示装置。阵列基板包括过孔区和搭接金属线,所述过孔区至少设置有两个且所述过孔区内均形成有第一过孔,所述搭接金属线的两端分别伸入两个过孔区内的第一过孔,所述过孔区在所述阵列基板的厚度方向包括依次层叠设置的衬底基板、公共电极、栅极绝缘层、第一有源层、钝化层和像素电极,所述搭接金属线位于所述有源层和钝化层之间。阵列基板结构简单、易于实现,在不增加生产工序及成本的条件下,可以提高过孔区的膜层厚度,增加了搭接金属线与公共电极的距离,同时可以缩小孔洞处两者的正对面积,有效解决了过孔易发生异常放电的难题,提高了产品的良率。

    一种阵列基板及其制备方法、显示面板

    公开(公告)号:CN113589605B

    公开(公告)日:2024-01-16

    申请号:CN202110866526.8

    申请日:2021-07-29

    摘要: 本申请提供了一种阵列基板及其制备方法、显示面板,涉及显示技术领域,该阵列基板能够避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题,进而降低产品的信赖性不良,从而提升产品品质。该阵列基板包括阵列排布的多个子像素;子像素包括:衬底、以及依次叠层设置在衬底上的第一电极层和第二电极层;第一电极层至少包括驱动电极和缓冲部;缓冲部位于驱动电极的一侧;第二电极层至少包括栅线;栅线设置在缓冲部远离衬底的一侧,栅线覆盖缓冲部、且与驱动电极沿垂直于衬底的方向不交叠。本申请适用于阵列基板的制作。

    移位寄存器、栅极驱动电路及显示面板

    公开(公告)号:CN113643639A

    公开(公告)日:2021-11-12

    申请号:CN202110798583.7

    申请日:2021-07-15

    IPC分类号: G09G3/20 G11C19/28

    摘要: 本公开提供一种移位寄存器、栅极驱动电路及显示面板,属于显示技术领域。本公开的移位寄存器,其包括:输入子电路、输出子电路、上拉复位子电路、输出复位子电路、第一辅助子电路和至少一个第二辅助子电路;其中,所述上拉复位子电路,包括第一晶体管;所述第一辅助子电路,被配置为响应于第一控制信号,并在所述第一晶体管关断时,将所述第一晶体管的第二极的电位下拉至第一电位;所述第二辅助子电路,被配置为响应于第二控制信号,并在所述第一晶体管开启时,将所述非工作电平信号写入所述第一晶体管的第二极,以对所述上拉节点的电位进行复位。

    一种阵列基板及其制备方法、显示面板

    公开(公告)号:CN113589605A

    公开(公告)日:2021-11-02

    申请号:CN202110866526.8

    申请日:2021-07-29

    摘要: 本申请提供了一种阵列基板及其制备方法、显示面板,涉及显示技术领域,该阵列基板能够避免因栅线的拖尾现象导致的栅线与驱动电极间的电容增大的问题,进而降低产品的信赖性不良,从而提升产品品质。该阵列基板包括阵列排布的多个子像素;子像素包括:衬底、以及依次叠层设置在衬底上的第一电极层和第二电极层;第一电极层至少包括驱动电极和缓冲部;缓冲部位于驱动电极的一侧;第二电极层至少包括栅线;栅线设置在缓冲部远离衬底的一侧,栅线覆盖缓冲部、且与驱动电极沿垂直于衬底的方向不交叠。本申请适用于阵列基板的制作。