公开(公告)号：CN110211924B

公开(公告)日：2021-01-22

申请号：CN201910537572.6

申请日：2019-06-20

申请人： 武汉新芯集成电路制造有限公司

发明人： 胡杏 ,  曾甜 ,  占迪 ,  刘天建 ,  胡胜

IPC分类号： H01L21/768

摘要： 本申请提供一种晶圆结构的制造方法，在第一晶圆和第二晶圆键合后，可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔，然后进行绝缘层的沉积，使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度，再进行绝缘层的各向异性刻蚀，直至去除硅通孔底面上的绝缘层，然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用，而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度，在后续去除硅通孔底面上的绝缘层的过程中，即使对硅通孔的开口拐角处的绝缘层有所损耗，其厚度也不会偏薄，从而提高了硅通孔中绝缘层的可靠性，减少硅通孔的形成工艺对器件良率及性能的影响。

公开(公告)号：CN110931424A

公开(公告)日：2020-03-27

申请号：CN201911096558.3

申请日：2019-11-11

申请人： 武汉新芯集成电路制造有限公司

发明人： 曾甜 ,  胡杏 ,  占迪

IPC分类号： H01L21/768 ,  H01L23/522

摘要： 本发明提供了一种金属引线、半导体器件及其制作方法，在形成导电结构的凹槽的同时形成布线层凹槽，之后填充导电材料在导电结构的开孔、凹槽的过程中同时填充布线层凹槽，在形成导电结构的同时形成布线层，不需要再额外开孔将导电结构引出，也不需要在沉积铝层之后再刻蚀形成布线层，节省了两张掩膜板，节约了生产成本。

公开(公告)号：CN110828372A

公开(公告)日：2020-02-21

申请号：CN201911095493.0

申请日：2019-11-11

申请人： 武汉新芯集成电路制造有限公司

发明人： 曾甜 ,  胡杏

IPC分类号： H01L21/768 ,  H01L23/522

摘要： 本发明提供了一种金属引线、半导体器件及其制作方法，首先同时形成第一凹槽与布线层凹槽，接着形成第二凹槽，所述第二凹槽与所述第一凹槽连通，之后填充导电材料在第一凹槽、第二凹槽的过程中同时填充布线层凹槽，在形成导电结构的同时形成布线层，不需要再额外开孔将导电结构引出，也不需要在沉积铝层之后再刻蚀形成布线层，节省了两张掩膜板，节约了生产成本。

公开(公告)号：CN110556392A

公开(公告)日：2019-12-10

申请号：CN201910824707.7

申请日：2019-09-02

申请人： 武汉新芯集成电路制造有限公司

发明人： 胡杏 ,  刘天建 ,  贺吉伟

IPC分类号： H01L27/148

摘要： 本发明提供的图像传感器及其制作方法，包括：提供一衬底，在所述衬底中位于转移区的两侧分别设置有感光区和读取区；刻蚀去除部分厚度的所述转移区，使剩余的所述转移区在所述厚度方向上低于浅沟道隔离区；去除所述介质层；形成多晶硅层，所述多晶硅层填充于相邻的所述浅沟道隔离区之间。在传统的闪存工艺的基础上，刻蚀去除部分厚度的所述转移区，打通所述感光区到读取区的通道，不再被传统的闪存工艺浅沟道隔离断开，通过多晶硅层实现图像传感器中感光区的电荷向读取区的转移，从而正确识别光信号强度。本发明提供的图像传感器，通过多晶硅层实现图像传感器中感光区的电荷向读取区的转移，提高了图像传感器的性能。

公开(公告)号：CN109148361B

公开(公告)日：2019-08-23

申请号：CN201810989687.4

申请日：2018-08-28

申请人： 武汉新芯集成电路制造有限公司

发明人： 胡杏 ,  周玉 ,  刘天建 ,  胡胜 ,  赵长林

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/528

摘要： 本发明提供了一种半导体器件及其制作方法。在所述半导体器件中，隔离层至少覆盖第一开孔的侧面，一方面，隔离层在干法刻蚀以暴露第一金属层和第二金属层的工艺中，防止过刻蚀反溅的第一金属层和第二金属层扩散到第一衬底；另一方面，隔离层作为阻挡层，防止互连层扩散到第一衬底中。进一步的，隔离层包含氮化硅层，氮化硅层比较致密，有利于防止金属层例如是铜反溅扩散到第一衬底的侧壁。再进一步的，隔离层还包括第一氧化硅层和第二氧化硅层，第二氧化硅层用以保护氮化硅层不被刻蚀消耗；第一氧化硅层，用于提高氮化硅层和第一衬底之间的粘合力，同时缓解氮化硅层的应力，防止由于氮化硅层应力过大可能导致的晶圆上的芯片断裂。

公开(公告)号：CN110911292B

公开(公告)日：2021-12-24

申请号：CN201911225483.4

申请日：2019-12-02

申请人： 武汉新芯集成电路制造有限公司

发明人： 叶国梁 ,  胡杏 ,  刘天建

IPC分类号： H01L21/60

摘要： 本发明提供一种半导体的制造方法，在形成图案化的顶层连线层之后，先进行一次介质材料的填充，以形成覆盖该顶层连线层的第一介质层，该第一介质层中形成有气泡，进而，对该第一介质层进行平坦化，平坦化之后可以将其中的气泡暴露出来，这样，通过再次进行介质材料的填充，可以减小甚至消除该气泡，提高介质层的填充质量，再次平坦化之后，可以保证晶圆表面平整度，进而，提高晶圆的键合工艺的良率，该方法中无需通过增大介质材料的厚度避免气泡的出现而影响晶圆平整度，提高后续工艺的稳定性，并降低制造成本。

公开(公告)号：CN110931373B

公开(公告)日：2021-11-19

申请号：CN201911271755.4

申请日：2019-12-11

申请人： 武汉新芯集成电路制造有限公司

发明人： 胡杏 ,  刘天建 ,  周玉

IPC分类号： H01L21/60 ,  H01L23/488

摘要： 本发明提供一种半导体器件及其制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生，提高键合表面的平整度，进而提高器件性能。

公开(公告)号：CN111293109A

公开(公告)日：2020-06-16

申请号：CN202010115676.0

申请日：2020-02-25

申请人： 武汉新芯集成电路制造有限公司

发明人： 占迪 ,  胡杏 ,  刘天建 ,  胡胜

IPC分类号： H01L25/065 ,  H01L21/98

摘要： 本发明提供一种键合结构及其制造方法，由多层晶圆依次键合形成的晶圆堆叠，晶圆堆叠上阵列排布有芯片堆叠，所述芯片堆叠包括依次键合的多层芯片，芯片堆叠中形成有电引出结构，通过在芯片堆叠中形成电连接各层芯片中互连层的全引出结构，可以对整个芯片堆叠进行电性能测试，通过电连接的部分层芯片中的部分引出结构，可以对芯片堆叠中的部分层芯片进行电性能测试，和/或电连接单层芯片中互连层的单引出结构，可以对芯片堆叠中的单层芯片进行电性能测试，从而实现对芯片堆叠中单层或多层芯片的电性能测试，进而得到失效芯片的具体位置。

公开(公告)号：CN111106022A

公开(公告)日：2020-05-05

申请号：CN201911403367.7

申请日：2019-12-30

申请人： 武汉新芯集成电路制造有限公司

发明人： 刘天建 ,  胡杏 ,  占迪

IPC分类号： H01L21/60 ,  H01L23/488

摘要： 本发明提供一种键合结构及其制造方法，在晶圆上键合芯片，晶圆的裸片上形成有混合键合结构，芯片背面上也预先形成有背连线结构和混合键合结构，这样，通过背连线结构实现芯片中互连结构的电引出，进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构，实现芯片至晶圆的互连。在该方案中，无需在芯片键合之后进行填充和研磨大量介质层的工艺，降低制造成本，同时能够更好地保证芯片间的一致性，具有更好的可实施性。

公开(公告)号：CN110491851A

公开(公告)日：2019-11-22

申请号：CN201910780406.9

申请日：2019-08-22

申请人： 武汉新芯集成电路制造有限公司

发明人： 胡杏

IPC分类号： H01L23/485 ,  H01L21/60 ,  H01L23/522

摘要： 本发明提供一种第一晶圆及其形成方法、晶圆堆叠结构，第一晶圆包括：第一衬底、位于第一衬底上的第一介质层、嵌设于第一介质层中的第一金属层、贯穿部分第一介质层并暴露出第一金属层的第一开关孔、填充第一开关孔并与第一金属层电连接的第一互连层、位于所述介质层和所述第一互连层表面的第一绝缘层、贯穿所述第一绝缘层且暴露出所述第一互连层的第一接触孔、填充所述第一接触孔并与所述第一互连层电连接的第二互连层。通过第一接触孔和第一开关孔分段填充各自的互连层，降低了在引出第一金属层的高深宽比的孔中采用电镀铜方式填充互连层的工艺难度，增大了工艺窗口。