采用基于混合专家模型的生成式对抗网络的图像生成方法

    公开(公告)号:CN118968258B

    公开(公告)日:2025-05-06

    申请号:CN202411423496.3

    申请日:2024-10-12

    Applicant: 江南大学

    Abstract: 本发明公开了一种采用基于混合专家模型的生成式对抗网络的图像生成方法,属于图像分类技术领域。该方法通过设计基于混合专家模型的生成式对抗网络,实现对生成过程的更精细控制和更高效的参数利用。从而提高了生成图像的质量和多样性,还增强了模型对复杂数据分布的学习能力。进一步的,本申请方法还设计了多模态数据融合网络,能够基于图像、文本、音频等不同模态的数据的信息生成新的图像;此外,本发明还引入了一种新的损失函数,不仅考虑了生成图像与真实图像之间的相似度,还考虑了专家网络之间的协作和平衡,进一步优化了生成对抗网络的训练过程,进而提高了图像生成质量,提高了图像分类精度。

    浮栅型图像传感器斜坡电压的温度校正方法及读出电路

    公开(公告)号:CN115396610B

    公开(公告)日:2025-03-11

    申请号:CN202210930097.0

    申请日:2022-08-03

    Applicant: 江南大学

    Abstract: 本发明公开了浮栅型图像传感器斜坡电压的温度校正方法及读出电路,属于集成电路技术领域。本发明通过温度编码及电压发生模块产生与器件阈值电压具有相同温度特性的斜坡发生电路参考电压,控制积分时间与常温条件下保持一致,产生与器件阈值电压具有相同温度特性的斜坡电压,从而实现图像传感器读出电路的片上温度校正,在不改变像素器件工艺参数,不增加像素器件尺寸的前提下,有效地解决了温度变化导致器件阈值电压漂移使得读出电路精度降低的问题,提升了图像传感器的成像质量。

    一种低功耗快速瞬态响应的自适应低压差线性稳压器

    公开(公告)号:CN119248048A

    公开(公告)日:2025-01-03

    申请号:CN202411365826.8

    申请日:2024-09-29

    Applicant: 江南大学

    Abstract: 本发明公开了一种低功耗快速瞬态响应的自适应低压差线性稳压器,属于集成电路设计技术领域。所述稳压器基于带有开关的三级STCB结构电路实现,通过检测电路比较输出电压VOUT在负载电流变化时过冲或欠冲的最大值与预设电压范围,通过数字逻辑控制模块根据检测电路的检测结果实现对于STCB结构电路的调级,进一步提高LDO的负载调整率和线性调整率。另外,本申请所提出的带有开关的快速瞬态响应LDO可根据检测结果自适应调节STCB级数,使其在瞬态响应性能良好的情况下可以具有更低的功耗。

    电流型图像传感器差分读出系统的温度系数校正方法

    公开(公告)号:CN115883996B

    公开(公告)日:2024-11-05

    申请号:CN202211507726.5

    申请日:2022-11-24

    Applicant: 江南大学

    Abstract: 本发明公开了电流型图像传感器差分读出系统的温度系数校正方法,属于集成电路技术领域。本发明的温度系数校正方法,应用于电流型图像传感器差分读出系统,包括:依次连接的钳位读出模块、I‑V转换电路模块和比较器模块;本发明对已经发生温度变化的读出电流值,利用芯片内部的一对参考像素读出列生成的电压作为比较器的参考电压,相比于传统的固定的参考电压,本发明可以准确弥补由于温度变化带来成像单元参数值的影响;本发明大大减小了设计难度,在不改变像素器件本身工艺参数以及像素器件本身尺寸的情况下,也不会影响图像传感器正常的读出功能,提高了读出效率且更快实现了温度校正。

    一种差模电压自调节的SLVS驱动器电路

    公开(公告)号:CN118249626A

    公开(公告)日:2024-06-25

    申请号:CN202410257846.7

    申请日:2024-03-07

    Applicant: 江南大学

    Abstract: 本发明公开了一种差模电压自调节的SLVS驱动器电路,属于集成电路技术领域。该电路实现了SLVS驱动器的正负端输出电压较高值的拷贝,在驱动器中引入稳定的负反馈,保证了SLVS驱动器电路正负端输出电压较高值稳定在300mV左右,共模电压由共模反馈稳定在200mV,因此差模电压同时稳定在200mV,实现了SLVS驱动器差模电压的自调节稳定。且因所提出的结构是直接对输出电压动态进行补偿调整,若终端电阻因工艺出现阻值偏差或电流偏置出现较大误差,仍然能够保持终端电阻上的差模电压200mV的稳定。所提出的架构具有模拟反馈系统的简易性,消除了对成本很高的高精度电阻和后工艺校准的需求,同样消除了电流镜失配或沟道宽度调制效应对拷贝精度的影响,在各工艺角下包括电阻阻值出现偏差等条件下,都可保证差模电压为200mV的动态稳定调节。

    应用于比较器阵列的失调校准方法及电路

    公开(公告)号:CN118138045A

    公开(公告)日:2024-06-04

    申请号:CN202410321001.X

    申请日:2024-03-20

    Applicant: 江南大学

    Abstract: 本发明公开了应用于比较器阵列的失调校准方法及电路,属于集成电路设计领域。本发明的失调校准电路包括全局校准电压产生模块、积分器、比较器、全局逻辑控制电路和局部逻辑控制电路;整个比较器阵列共用一个全局校准电压产生模块,每个比较器只需要添加积分器电路,可以在实现大的校准范围,小的校准步长的同时,满足低面积的需求;本发明提供的失调校准方法类似二分搜索算法,采样二分法搜索失调电压,实现#imgabs0#的校准步长只需要N个周期,校准时间短。

    基于TileLink的芯片互联电路及数据传输方法

    公开(公告)号:CN114443530B

    公开(公告)日:2024-04-30

    申请号:CN202210005373.2

    申请日:2022-01-05

    Applicant: 江南大学

    Abstract: 本发明公开了基于TileLink的芯片互联电路及数据传输方法,属于芯片互联技术领域。本发明的互联电路包括:发送端和接收端;所述发送端和所述接收端分别被设置在采用TileLink总线的第一芯片和第二芯片内,本发明可通过增加通道间仲裁和统一各通道数据格式的方式,解决了现有技术中无法进行多通道数据跨片传输问题,且可根据TileLink总线数据宽度灵活配置电路结构;通过参数化配置串化电路,使互联电路可以适配任意接口宽度的SerDes;通过在仲裁电路中设置优先级保证了消息在TileLink总线网络的传输过程中不会进入路由环路或资源死锁,避免了总线死锁现象的发生,极大优化了芯片互联结构和数据传输方法。

    一种面向分支指令预测的偏差矫正器及方法

    公开(公告)号:CN112988233B

    公开(公告)日:2024-03-26

    申请号:CN202110165317.0

    申请日:2021-02-06

    Applicant: 江南大学

    Abstract: 本发明公开了一种面向分支指令预测的偏差矫正器及方法,属于超标量乱序发射处理器技术领域。所述偏差矫正器包括地址折叠逻辑,所述地址折叠逻辑对分支指令跳转历史序列以及分支预测结果所构成的序列折叠形成置信状态表的索引,所述偏差矫正器中设有置信状态表、预测结果置信度计算模块以及置信阈值动态调整器,所述置信状态表设有多个,不同表则由不同长度的分支指令跳转历史序列以及分支预测结果折叠获得序列进行索引,表中的每个表项设有状态机判别预测结果的置信状态,且设有表项重分配逻辑以及表项更新逻辑。本发明公开的面向分支指令预测的偏差矫正器及方法可以提高分支预测器的准确率,提升处理器的运算性能。

    基于TileLink总线的芯片互联架构及互联方法

    公开(公告)号:CN113704151B

    公开(公告)日:2024-03-01

    申请号:CN202110952954.2

    申请日:2021-08-19

    Applicant: 江南大学

    Abstract: 本发明公开了基于TileLink总线的芯片互联架构及互联方法,属于芯片互联技术领域。本发明针对基于TileLink总线的芯片间数据的交互,设计了TileLink消息的组帧转发架构,将TileLink总线消息以帧的形式跨芯片串行传输,使得以TileLink总线作为片上总线的芯片间可以进行数据交互。本发明包括发送端和接收端,发送端负责预处理TileLink消息,对A通道组帧和发送,接收响应消息;接收端负责接收请求消息,对D通道响应消息组帧和发送。本发明芯片间TileLink数据采用SerDes进行串行传输,使用较少的芯片引脚;时钟内嵌在数据中,不需要传输随路时钟,避免了数据和时钟的传播延时不同。

    一种面向存内运算的全展开非正交布线的存算阵列设计方法

    公开(公告)号:CN112989268B

    公开(公告)日:2024-01-30

    申请号:CN202110176004.5

    申请日:2021-02-06

    Applicant: 江南大学

    Abstract: 本发明公开了一种面向存内运算的全展开非正交布线的存算阵列设计方法,属于存算一体化以及类脑计算领域。所述面向存内运算的全展开非正交布线的存算阵列设计方法包括存算阵列,所述阵列内设置有存算单元,所述存算阵列通过Data_In端口输入数据作为一运算量,该运算量为由矩阵D转换而来的向量D’,同时以在所述存算单元中预先编程的数据作为另一运算量矩阵W。在Data_In输入的数据和Bias_voltage口添加的偏置电压共同作用下使向量D’与矩阵W完成矩阵乘法运算进而完成对矩阵D的二维卷积。本发明利用二维卷积的特点,重新设计了针对全展开二维卷积的阵列设计和存算单元间连接关系,大幅降低整体存算阵列的冗余度与稀疏度,(56)对比文件HAN Runze等.A novel convolutioncomputing paradigm based on NOR flasharray with high computing speed andenergy efficiency.IEEE Transactions onCircuits and Systems.2019,全文.陈桂林等.硬件加速神经网络综述.计算机研究与发展.2019,第56卷(第2期),全文.

Patent Agency Ranking