-
公开(公告)号：CN117156863A
公开(公告)日：2023-12-01
申请号：CN202311431186.1
申请日：2023-10-31
申请人： 浙江大学杭州国际科创中心
IPC分类号： H10B51/30 , H01L21/336 , H01L29/78
摘要： 本公开涉及铁电存储结构及其制造方法、铁电存储器件及调控方法。本公开实施方式提供一种用于制造铁电存储结构的方法，该方法包括：形成层叠于衬底的铁电沟道层；形成第一电极和第二电极，第一电极与第二电极沿铁电沟道层的延展方向间隔设置、且分别连接于铁电沟道层；形成调制电极，调制电极位于第一电极和第二电极之间，调制电极接触于铁电沟道层。本公开实施方式提供的用于制造铁电存储结构的方法，根据铁电沟道层形成第一电极、第二电极与调制电极，得到可调控沟道阻变的铁电存储结构，减少了因材料本身的质量缺陷、材料厚度不均以及微纳加工工艺等因素对产品稳定性造成的影响。
-
公开(公告)号：CN118326364B
公开(公告)日：2024-09-03
申请号：CN202410763157.3
申请日：2024-06-13
申请人： 浙江大学杭州国际科创中心
摘要： 本发明涉及一种极化斯格明子铁电材料的制备方法，制备方法包括如下步骤：采用真空化学气相输运法，将摩尔比为(1.3~2):1:2:6的铜源、铟源、磷源和硫源，在加热和气相传输介质条件下生长得到极化斯格明子铁电材料，其中，所述铜源的粒径为50nm~200nm。本发明的制备方法制得的极化斯格明子铁电材料具有稳定的自发形成的极化斯格明子结构，可广泛应用于存储器、逻辑运算等领域，并且，制备工艺简单，可工业化生产。
-
公开(公告)号：CN118326364A
公开(公告)日：2024-07-12
申请号：CN202410763157.3
申请日：2024-06-13
申请人： 浙江大学杭州国际科创中心
摘要： 本发明涉及一种极化斯格明子铁电材料的制备方法，制备方法包括如下步骤：采用真空化学气相输运法，将摩尔比为(1.3~2):1:2:6的铜源、铟源、磷源和硫源，在加热和气相传输介质条件下生长得到极化斯格明子铁电材料，其中，所述铜源的粒径为50nm~200nm。本发明的制备方法制得的极化斯格明子铁电材料具有稳定的自发形成的极化斯格明子结构，可广泛应用于存储器、逻辑运算等领域，并且，制备工艺简单，可工业化生产。
-
公开(公告)号：CN117156863B
公开(公告)日：2024-02-06
申请号：CN202311431186.1
申请日：2023-10-31
申请人： 浙江大学杭州国际科创中心
IPC分类号： H10B51/30 , H01L21/336 , H01L29/78
摘要： 本公开涉及铁电存储结构及其制造方法、铁电存储器件及调控方法。本公开实施方式提供一种用于制造铁电存储结构的方法，该方法包括：形成层叠于衬底的铁电沟道层；形成第一电极和第二电极，第一电极与第二电极沿铁电沟道层的延展方向间隔设置、且分别连接于铁电沟道层；形成调制电极，调制电极位于第一电极和第二电极之间，调制电极接触于铁电沟道层。本公开实施方式提供的用于制造铁电存储结构的方法，根据铁电沟道层形成第一电极、第二电极与调制电极，得到可调控沟道阻变的铁电存储结构，减少了因材料本身的质量缺陷、材料厚度不均以及微纳加工工艺等因素对产品稳定性造成的影响。
-
公开(公告)号：CN116940226A
公开(公告)日：2023-10-24
申请号：CN202311208196.9
申请日：2023-09-19
申请人： 浙江大学杭州国际科创中心
摘要： 本发明公开了一种铁电半导体器件、触觉传感存储器及触觉数据读写方法，铁电半导体器件包括：介电质层，介电质层包括第一表面和相对的第二表面；铁电半导体沟道层，设置在介电质层的第一表面；源电极及漏电极，分别设置在所述铁电半导体沟道层第一表面的两侧；背栅电极，设置在所述介电质层的第二表面；单电极摩擦起电层，设置在所述背栅电极的第二表面；所述单电极摩擦起电层通过负载电阻与源电极相连。通过改变施加触觉应力大小，使得铁电晶体管能够接收到不同大小的脉冲电压信号，实现触觉可反复且不同程度地调控沟道材料铁电极化方向，进而可调节铁电晶体管的电阻切换特性，使其展示出多种电导态，最终开发出可触觉感知与存储的铁电器件。
-
公开(公告)号：CN116940226B
公开(公告)日：2023-12-19
申请号：CN202311208196.9
申请日：2023-09-19
申请人： 浙江大学杭州国际科创中心
摘要： 使其展示出多种电导态，最终开发出可触觉感知本发明公开了一种铁电半导体器件、触觉传 与存储的铁电器件。感存储器及触觉数据读写方法，铁电半导体器件包括：介电质层，介电质层包括第一表面和相对的第二表面；铁电半导体沟道层，设置在介电质层的第一表面；源电极及漏电极，分别设置在所述铁电半导体沟道层第一表面的两侧；背栅电极，设置在所述介电质层的第二表面；单电极摩擦起电层，设置在所述背栅电极的第二表面；所述单电极摩擦起电层通过负载电阻与源电极相连。通过改变施加触觉应力大小，使得铁电晶体(56)对比文件李悦;陈晨;曾华凌.二维α-In_2Se_3的铁电性与器件应用.低温物理学报.2019,(第01期),全文.
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.039 秒)
