-
公开(公告)号：CN116053237A
公开(公告)日：2023-05-02
申请号：CN202211595803.7
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: H01L23/492 , H01L21/768
Abstract: 本发明实施例公开的半导体封装器件及封装方法，涉及半导体技术领域，便于减少供电链路上的功耗损失。包括：封装基板；所述封装基板上具有互联导线，重布线层基板；所述重布线层基板布设于所述封装基板上；晶粒单元；所述晶粒单元的一部分连接于所述重布线层基板上，所述晶粒单元的另一部分连接于所述封装基板上；电源模块；所述电源模块位于所述晶粒单元的周边，且所述电源模块通过所述互联导线与所述晶粒单元电连接。本发明适用于芯片等器件封装场景中。
-
公开(公告)号：CN112616245A
公开(公告)日：2021-04-06
申请号：CN202011468696.2
申请日：2020-12-14
Applicant: 海光信息技术股份有限公司
Abstract: 本发明提供一种加速处理器加速卡及其制作方法。所述加速处理器加速卡包括：PCB板、加速处理器模块和多个电源模块；所述多个电源模块和所述加速处理器模块固定设置于所述PCB板的第一表面，所述PCB板在所述第一表面开设有第一通孔和第二通孔，所述多个电源模块与所述加速处理器模块通过所述第一通孔和所述第二通孔电连接。本发明所提供的加速处理器加速卡空间利用率高。
-
公开(公告)号：CN112382615A
公开(公告)日：2021-02-19
申请号：CN202011226562.X
申请日：2020-11-05
Applicant: 海光信息技术股份有限公司
IPC: H01L23/04 , H01L23/367 , H01L23/373 , H01L21/52
Abstract: 本发明提供一种功率器件封装结构、封装方法及封装系统，其中，一种功率器件封装结构包括：第一芯片和支撑件；所述支撑件固定设置在所述第一芯片朝向第一方向的一侧，所述支撑件朝向所述第一芯片的表面开设有凹槽；在所述支撑件与所述第一芯片之间填充有导热界面材料。本发明能够避免导热界面材料产生拉扯分层而形成空洞区域而失效的现象。
-
公开(公告)号：CN116053245A
公开(公告)日：2023-05-02
申请号：CN202211690366.7
申请日：2022-12-27
Applicant: 海光信息技术股份有限公司
IPC: H01L23/498 , H01L23/13 , H01L23/538 , H01L23/31 , H01L21/56 , H01L21/60 , H01L25/16
Abstract: 本发明实施例公开了一种三维芯片封装结构、芯片封装方法、芯片及电子设备，涉及集成电路封装技术领域，用于晶粒间高带宽互联通讯，为降低成本和提升单位封装面积内芯片晶体管密度及性能而发明。所述三维芯片封装结构包括第一封装基板、第二封装基板和至少两个芯片结构，其中，第一封装基板包括：第一互联层；第二封装基板设置于第一互联层上的空腔中，包括：第二互联层，第二互联层的介质层包括有机材料；每个芯片结构均包括上下堆叠连接的至少两个晶粒，每个芯片结构分别与第一封装基板和第二封装基板耦合；第二金属连线层中金属连线的排列密度大于第一金属连线层中金属连线的排列密度。本发明实施例适用于不同晶粒之间高密互联的应用场景。
-
公开(公告)号：CN112382615B
公开(公告)日：2023-03-10
申请号：CN202011226562.X
申请日：2020-11-05
Applicant: 海光信息技术股份有限公司
IPC: H01L23/04 , H01L23/367 , H01L23/373 , H01L21/52
Abstract: 本发明提供一种功率器件封装结构、封装方法及封装系统，其中，一种功率器件封装结构包括：第一芯片和支撑件；所述支撑件固定设置在所述第一芯片朝向第一方向的一侧，所述支撑件朝向所述第一芯片的表面开设有凹槽；在所述支撑件与所述第一芯片之间填充有导热界面材料。本发明能够避免导热界面材料产生拉扯分层而形成空洞区域而失效的现象。
-
Patent Agency Ranking
公开(公告)号：CN112616245B
公开(公告)日：2022-04-19
申请号：CN202011468696.2
申请日：2020-12-14
Applicant: 海光信息技术股份有限公司
Abstract: 本发明提供一种加速处理器加速卡及其制作方法。所述加速处理器加速卡包括：PCB板、加速处理器模块和多个电源模块；所述多个电源模块和所述加速处理器模块固定设置于所述PCB板的第一表面，所述PCB板在所述第一表面开设有第一通孔和第二通孔，所述多个电源模块与所述加速处理器模块通过所述第一通孔和所述第二通孔电连接。本发明所提供的加速处理器加速卡空间利用率高。
-
公开(公告)号：CN112416690A
公开(公告)日：2021-02-26
申请号：CN202011431584.X
申请日：2020-12-09
Applicant: 海光信息技术股份有限公司
IPC: G06F11/22
Abstract: 本发明提供一种用于测试的集成主板和测试装置。所述集成主板集成有：符合第一通信协议的待测试链路和连接器，所述待测试链路根据待验证的布线方案走线，所述待测试链路的第一端用于连接中央处理器或者加速处理器，第二端连接所述连接器；至少一根标准校准线，所述标准校准线用于获取中央处理器或者加速处理器输入待测试链路的信号，以校准待测试链路的测试数据。本发明能够对待测试中央处理器或者加速处理器的IO接口性能进行摸底测试，为芯片设计或者外围组件设计提供设计参考。
-
公开(公告)号：CN112416690B
公开(公告)日：2023-03-03
申请号：CN202011431584.X
申请日：2020-12-09
Applicant: 海光信息技术股份有限公司
IPC: G06F11/22
Abstract: 本发明提供一种用于测试的集成主板和测试装置。所述集成主板集成有：符合第一通信协议的待测试链路和连接器，所述待测试链路根据待验证的布线方案走线，所述待测试链路的第一端用于连接中央处理器或者加速处理器，第二端连接所述连接器；至少一根标准校准线，所述标准校准线用于获取中央处理器或者加速处理器输入待测试链路的信号，以校准待测试链路的测试数据。本发明能够对待测试中央处理器或者加速处理器的IO接口性能进行摸底测试，为芯片设计或者外围组件设计提供设计参考。
-
公开(公告)号：CN110994226B
公开(公告)日：2021-12-10
申请号：CN201911345972.3
申请日：2019-12-24
Applicant: 海光信息技术股份有限公司
Abstract: 一种插槽、主板和处理装置。该插槽包括中心区域和围绕中心区域设置的至少两个子插槽对，各子插槽对包括两个子插槽，各插槽包括多个引脚针；各引脚针包括固定端和接触端，固定端被配置为与电路板上的焊点相连，接触端被配置为与处理器的接触垫接触，固定端在电路板上的正投影到接触端在电路板上的正投影的方向为引脚针的取向方向，同一子插槽对中的两个子插槽相对于中心区域对称设置，同一子插槽对中的两个子插槽中的引脚针的取向方向相反。该插槽可提高插槽的制作良率，并且可降低插槽的维护成本。
-
公开(公告)号：CN219123213U
公开(公告)日：2023-06-02
申请号：CN202223352432.8
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: H01L23/12 , H01L23/367 , H01L23/48 , H01L23/488 , H01L23/498 , H01L23/538 , H01L23/58
Abstract: 本实用新型实施例公开的半导体封装器件，涉及半导体技术领域，便于减少供电链路上的功耗损失。包括：封装基板；所述封装基板上具有互联导线，重布线层基板；所述重布线层基板布设于所述封装基板上；晶粒单元；所述晶粒单元的一部分连接于所述重布线层基板上，所述晶粒单元的另一部分连接于所述封装基板上；电源模块；所述电源模块位于所述晶粒单元的周边，且所述电源模块通过所述互联导线与所述晶粒单元电连接。本实用新型适用于芯片等器件封装场景中。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
