公开(公告)号：CN117438394A

公开(公告)日：2024-01-23

申请号：CN202311765633.7

申请日：2023-12-21

Applicant: 润新微电子(大连)有限公司

Inventor： 田茂康 ,  梁辉南 ,  王荣华 ,  任永硕 ,  张奇

IPC: H01L23/48 ,  H01L25/18 ,  H01L21/60

Abstract: 本发明涉及半导体技术领域，公开了一种GaN HEMT级联型器件多层叠封结构及其制备方法，GaN HEMT级联型器件多层叠封结构包括GaN芯片、基板和MOS芯片；基板的中间为绝缘层，其正反两面均设有导电层；GaN芯片上设置有一源极窗口，源极窗口内任意一点均被配置为GaN芯片的源极；基板和MOS芯片为层叠结构，层叠结构设置在源极窗口内，并且源极窗口的尺寸大于层叠结构的尺寸；通过将层叠结构设置在源极窗口上并且配置基板和MOS芯片分别与GaN芯片电连接，使得MOS芯片的源极与GaN芯片的栅极电连接，MOS芯片的漏极与GaN芯片的源极电连接。本发明能够获得更小尺寸以及更优性能的GaN HEMT级联型器件。

公开(公告)号：CN119967888A

公开(公告)日：2025-05-09

申请号：CN202411984077.7

申请日：2024-12-31

Applicant: 润新微电子(大连)有限公司

Inventor： 田茂康 ,  华海鑫 ,  张奇 ,  任永硕 ,  王荣华 ,  梁辉南

IPC: H10D80/20 ,  H01L23/49 ,  H01L21/60

Abstract: 本发明涉及半导体领域，公开了一种低杂散电感GaN器件及其制备方法，GaN器件包括引线框架基座、GaN芯片和MOS芯片；引线框架基座包括基座本体、GaN器件的栅极、源极和漏极，基座本体上的第一导电区与GaN器件的源极电连接；GaN芯片设置在基座本体上，其正面有第一源极窗口和其漏极；GaN芯片的漏极通过第一金属线与GaN器件的漏极电连接，GaN芯片的栅极与第一导电区电连接；MOS芯片设置在第一源极窗口内，其背面漏极与第一源极窗口电连接；MOS芯片正面的源极通过第二金属线与第一导电区电连接，其正面的栅极通过第三金属线与GaN器件的栅极电连接。本发明能够有效降低GaN器件的杂散电感、提高其高频性能。

公开(公告)号：CN117438394B

公开(公告)日：2024-04-16

申请号：CN202311765633.7

申请日：2023-12-21

Applicant: 润新微电子(大连)有限公司

Inventor： 田茂康 ,  梁辉南 ,  王荣华 ,  任永硕 ,  张奇

IPC: H01L23/48 ,  H01L25/18 ,  H01L21/60

Abstract: 本发明涉及半导体技术领域，公开了一种GaN HEMT级联型器件多层叠封结构及其制备方法，GaN HEMT级联型器件多层叠封结构包括GaN芯片、基板和MOS芯片；基板的中间为绝缘层，其正反两面均设有导电层；GaN芯片上设置有一源极窗口，源极窗口内任意一点均被配置为GaN芯片的源极；基板和MOS芯片为层叠结构，层叠结构设置在源极窗口内，并且源极窗口的尺寸大于层叠结构的尺寸；通过将层叠结构设置在源极窗口上并且配置基板和MOS芯片分别与GaN芯片电连接，使得MOS芯片的源极与GaN芯片的栅极电连接，MOS芯片的漏极与GaN芯片的源极电连接。本发明能够获得更小尺寸以及更优性能的GaN HEMT级联型器件。