公开(公告)号：CN112114248A

公开(公告)日：2020-12-22

申请号：CN202011097214.7

申请日：2020-10-14

申请人： 深圳安捷丽新技术有限公司

发明人： 廖裕民 ,  范科伟 ,  孙志刚 ,  骆飞 ,  刘福荣 ,  唐华明

IPC分类号： G01R31/317 ,  G01R31/3183 ,  G01R31/319

摘要： 本发明提供了一种防差分时间攻击的芯片安全仿真分析方法和装置，所述装置包括：关键信息存储单元，用于存储关键信号和关键信号对应的路径信息；仿真电路单元，用于接收测试激励信息进行多次仿真测试；关键信号监控单元，用于在每一次仿真测试时，根据所述关键信号对应的路径信息监控所述关键信号，并在所述关键信号发生变化时，记录当前时间戳信息；差分时间分析单元，用于获取本次仿真测试时关键信号对应的运算时间值以及上一次仿真测试时该关键信号对应的运算时间值，并计算两者的差值，得到关键信号差分时间，分析各关键信号的差分时间是否存在关联，若存在关联则发出提示信息。通过上述方案，可以让芯片自动完成差分时间攻击分析。