-
公开(公告)号：CN111949581B
公开(公告)日：2022-04-08
申请号：CN202010806431.2
申请日：2020-08-12
申请人： 深圳安捷丽新技术有限公司
摘要： 提供了用于多分支多负载NAND接口拓扑的系统，装置和方法，其中多个NAND闪存设备共享与NAND控制器之间的数据总线。用于控制非易失性存储设备中的片上端接（ODT）的方法可以包括：在芯片使能信号线上接收来自控制器的芯片使能信号，在所述芯片使能信号为开启时，在数据总线上接收来自控制器的片上端接（ODT）命令，解码所述片上端接命令并将所述ODT命令中的端接电阻器（RTT）设置应用于非易失性存储设备中被选择的非易失性存储单元，从而使能被选择的非易失性存储单元的ODT。
-
公开(公告)号：CN112887077B
公开(公告)日：2023-04-21
申请号：CN202110075791.4
申请日：2021-01-20
申请人： 深圳安捷丽新技术有限公司
摘要： 本发明公开了一种SSD主控芯片随机缓存保密方法和电路，所述电路包括：随机数发生器、哈希运算单元、加解密电路控制单元、加解密电路组合；所述加解密电路组合包括多个加解密电路；所述随机数发生器与所述哈希运算单元连接，所述哈希运算单元与所述加解密电路控制单元连接，所述加解密电路控制单元与所述加解密电路组合中的各个加解密电路连接，所述加解密电路控制单元还与所述随机数发生器连接。上述方案通过降哈希运算单元运算得到的最终结果输入至加解密电路控制单元，以使得加解密电路控制单元根据所述最终结果确定当前数据的加解密电路，由于哈希运算的最终结果是基于随机数发生器生成的随机数得到的，因而极大增强了数据加密过程的安全。
-
公开(公告)号：CN112020019B
公开(公告)日：2022-03-29
申请号：CN202010887268.7
申请日：2020-08-28
申请人： 深圳安捷丽新技术有限公司
摘要： 本申请适用于数据存储技术领域，提供了一种数据传输方法、装置、终端设备及存储介质，上述数据传输方法包括：无线固态硬盘首先广播Wi‑Fi点对点连接的广播信息；然后获取至少一个用户设备发送的根据广播信息生成的连接请求信息，其中，连接请求信息包括用户设备的标识信息；再根据连接请求信息与用户设备建立连接，以及根据标识信息为每个用户设备配置一个单独的数据传输通道；最后无线固态硬盘通过数据传输通道与对应的用户设备进行数据交互。通过上述的方法，无线固态硬盘可以同时与多个用户设备进行无线数据传输，提高了固态硬盘使用的便捷性。
-
公开(公告)号：CN112491491A
公开(公告)日：2021-03-12
申请号：CN202011471619.2
申请日：2020-12-14
申请人： 深圳安捷丽新技术有限公司
摘要： 本发明提供了一种基于以太网线的时钟同步方法，两个通过以太网线连接的终端之间设有第一网络变压器和第二网络变压器，其中一终端通过以太网线与所述第一网络变压器连接，另一终端通过以太网线与所述第二网络变压器连接，且所述第一网络变压器和所述第二网络变压器通过双绞线连接，所述终端与所述网络变压器之间通过差分信号通信，两个所述终端之间的通讯时钟为第一频率，所述终端的系统时钟为第二频率，其中第二频率是第一频率的n倍且n为正整数；通过普通以太网线和网络变压器，并利用差分信号传输，不要以太网的物理接口芯片，既节约成本，又降低了时钟的抖动，使得同步精度在系统时钟的单个周期以内，从而完成多个设备之间的时钟同步。
-
-
公开(公告)号：CN111950675B
公开(公告)日：2022-01-07
申请号：CN202010807453.0
申请日：2020-08-12
申请人： 深圳安捷丽新技术有限公司
IPC分类号： G06K19/07 , G06K19/073
摘要： 本公开涉及用于评估存储器介质的方法和系统。该方法可以包括通过所述主机的用户界面接收用户请求以评估耦合至第一控制器的存储器介质。该方法还可以包括确定所述主机中是否存储有与所述存储器介质相关联的第一绑定历史表。响应于确定所述主机中没有存储所述第一绑定历史表，该方法可以包括：通过所述第一控制器从存储器介质中接收所述绑定历史表；以及如果所述绑定历史表中存在不同于所述第一控制器的至少一个第二控制器，则确定所述存储器介质为二手存储器介质。
-
公开(公告)号：CN112835553A
公开(公告)日：2021-05-25
申请号：CN202110077160.6
申请日：2021-01-20
申请人： 深圳安捷丽新技术有限公司
摘要： 本发明公开了一种高灵活度低带宽的SSD主控芯片的运算加速方法和电路，包括：互联阵列、运算阵列和存储器；所述运算阵列包括命令读取单元、回写控制单元和多个运算模块；每一运算模块包括输入队列处理单元、逻辑运算单元和输出队列处理单元；上述方案通过互联阵列让所有逻辑运算单元相连，每一运算模块在完成自身对应的逻辑运算后通过互联阵列自动将运算结果发往下一运算模块，待所有运算均完成后通过会写控制单元将最终运算结果存储于存储器中，并通过所述命令读取单元进行回读。当需要进行不同的逻辑运算时，只需编辑相应层级的命令数据包输入到本发明的加速电路即可，从而极大提高了逻辑运算的效率和灵活度。
-
公开(公告)号：CN112114248A
公开(公告)日：2020-12-22
申请号：CN202011097214.7
申请日：2020-10-14
申请人： 深圳安捷丽新技术有限公司
IPC分类号： G01R31/317 , G01R31/3183 , G01R31/319
摘要： 本发明提供了一种防差分时间攻击的芯片安全仿真分析方法和装置，所述装置包括：关键信息存储单元，用于存储关键信号和关键信号对应的路径信息；仿真电路单元，用于接收测试激励信息进行多次仿真测试；关键信号监控单元，用于在每一次仿真测试时，根据所述关键信号对应的路径信息监控所述关键信号，并在所述关键信号发生变化时，记录当前时间戳信息；差分时间分析单元，用于获取本次仿真测试时关键信号对应的运算时间值以及上一次仿真测试时该关键信号对应的运算时间值，并计算两者的差值，得到关键信号差分时间，分析各关键信号的差分时间是否存在关联，若存在关联则发出提示信息。通过上述方案，可以让芯片自动完成差分时间攻击分析。
-
公开(公告)号：CN111949580A
公开(公告)日：2020-11-17
申请号：CN202010805127.6
申请日：2020-08-12
申请人： 深圳安捷丽新技术有限公司
IPC分类号： G06F13/16
摘要： 本公开中提供了一种内存系统。该内存系统可以包括配置在至少一个第一等级上并且以第一频率工作的至少一个第一类型的内存，以及配置在至少一个第二等级上并且以第二频率工作的至少一个第二类型的内存。被配置在至少一个第一等级上并且以第一频率工作的至少一个第一类型的内存，被配置在至少一个第二等级上并且以第二频率工作的至少一个第二类型的内存。该内存系统还可以包括被配置为生成所述第一频率的第一时钟和所述第二频率的第二时钟的物理块（PHY）。
-
公开(公告)号：CN112286843B
公开(公告)日：2022-04-08
申请号：CN202011204636.X
申请日：2020-11-02
申请人： 深圳安捷丽新技术有限公司
摘要： 提供了用于确定与存储系统中的命令相关联的数据是热还是冷的系统、装置和方法。一种装置可以包括：被耦合到主机的第一接口和电路，其被配置为经由第一接口从主机接收命令。该命令可以包含用于在数据存储系统中进行数据存储的地址和与该命令相关联的数据大小的长度。电路可以进一步被配置为将命令分类到多个集群中的一个集群，获得集群中的多个历史命令，并使用机器学习模型来确定与该命令相关联的数据是热还是冷。命令的地址和长度以及多个历史命令的地址和长度可以用作机器学习模型的输入特征。
-
-
-
-
-
-
-
-
-
搜索结果
26 条记录 (耗时 0.701 秒)