一种防SPA攻击的待测电路安全仿真分析方法和装置

    公开(公告)号:CN112104447B

    公开(公告)日:2024-02-06

    申请号:CN202011164434.7

    申请日:2020-10-27

    IPC分类号: H04L9/00

    摘要: 本发明提供了一种防SPA攻击的待测电路安全仿真分析方法和装置,所述装置包括:关键信号存储单元,用于存储关键信号和关键信号对应的路径信息;仿真电路单元,用于接收测试激励信息进行仿真测试;关键信号监控单元,用于在仿真测试时,根据所述关键信号对应的路径信息监控所述关键信号,并在所述关键信号发生变化时,记录当前时间戳信息;功耗计算单元,用于计算待测电路在整个仿真过程中的功耗仿真数据;功耗分析单元,用于分析关键信号在所述变化时间区对应的功耗信息是否存在相关性,若是则导出相关数据。通过上述方案,在芯片设计阶段,就可以模拟芯片的安全仿真测试,且能够自动完成功耗攻击分析。

    一种防单一时间攻击的芯片安全仿真分析方法和装置

    公开(公告)号:CN112115657A

    公开(公告)日:2020-12-22

    申请号:CN202011097247.1

    申请日:2020-10-14

    摘要: 本发明提供了一种防单一时间攻击的芯片安全仿真分析方法和装置,所述装置包括:关键信息存储单元,用于存储关键信号和关键信号对应的路径信息;仿真电路单元,用于接收测试激励信息进行仿真测试;所述测试激励信息包括所述关键信号;关键信号监控单元,用于根据所述关键信号对应的路径信息监控所述关键信号,并在所述关键信号发生变化时,记录当前时间戳信息;运算时间分析单元,用于确定所述关键信号对应的变化时间区,以及计算所述变化时间区的运算时间值,并判断各关键信号的运算时间值是否相关,若相关则对具有相关性的各关键信号及其对应的运算时间值予以记录。通过上述方案,可以模拟芯片的安全仿真测试,且能够自动完成时间攻击分析。

    一种防SPA攻击的待测电路安全仿真分析方法和装置

    公开(公告)号:CN112104447A

    公开(公告)日:2020-12-18

    申请号:CN202011164434.7

    申请日:2020-10-27

    IPC分类号: H04L9/00

    摘要: 本发明提供了一种防SPA攻击的待测电路安全仿真分析方法和装置,所述装置包括:关键信息存储单元,用于存储关键信号和关键信号对应的路径信息;仿真电路单元,用于接收测试激励信息进行仿真测试;关键信号监控单元,用于在仿真测试时,根据所述关键信号对应的路径信息监控所述关键信号,并在所述关键信号发生变化时,记录当前时间戳信息;功耗计算单元,用于计算待测电路在整个仿真过程中的功耗仿真数据;功耗分析单元,用于分析各关键信号在所述变化时间区对应的功耗信息是否存在相关性,若是则导出相关数据。通过上述方案,在芯片设计阶段,就可以模拟芯片的安全仿真测试,且能够自动完成功耗攻击分析。

    一种防差分时间攻击的芯片安全仿真分析方法和装置

    公开(公告)号:CN112114248A

    公开(公告)日:2020-12-22

    申请号:CN202011097214.7

    申请日:2020-10-14

    摘要: 本发明提供了一种防差分时间攻击的芯片安全仿真分析方法和装置,所述装置包括:关键信息存储单元,用于存储关键信号和关键信号对应的路径信息;仿真电路单元,用于接收测试激励信息进行多次仿真测试;关键信号监控单元,用于在每一次仿真测试时,根据所述关键信号对应的路径信息监控所述关键信号,并在所述关键信号发生变化时,记录当前时间戳信息;差分时间分析单元,用于获取本次仿真测试时关键信号对应的运算时间值以及上一次仿真测试时该关键信号对应的运算时间值,并计算两者的差值,得到关键信号差分时间,分析各关键信号的差分时间是否存在关联,若存在关联则发出提示信息。通过上述方案,可以让芯片自动完成差分时间攻击分析。

    一种防时间攻击的安全仿真分析装置

    公开(公告)号:CN213276647U

    公开(公告)日:2021-05-25

    申请号:CN202022281492.X

    申请日:2020-10-14

    摘要: 本实用新型提供了一种防时间攻击的安全仿真分析装置,所述装置包括:关键信息存储单元,用于存储关键信号和关键信号对应的路径信息;仿真电路单元,用于接收测试激励信息进行仿真测试;所述测试激励信息包括所述关键信号;关键信号监控单元,用于根据所述关键信号对应的路径信息监控所述关键信号,并在所述关键信号发生变化时,记录当前时间戳信息;运算时间分析单元,用于确定所述关键信号对应的变化时间区,以及计算所述变化时间区的运算时间值,并判断各关键信号的运算时间值是否相关,若相关则对具有相关性的各关键信号及其对应的运算时间值予以记录。通过上述方案,可以模拟芯片的安全仿真测试,且能够自动完成时间攻击分析。

    一种防SPA攻击的待测电路安全仿真分析装置

    公开(公告)号:CN213547530U

    公开(公告)日:2021-06-25

    申请号:CN202022421053.4

    申请日:2020-10-27

    IPC分类号: H04L9/00

    摘要: 本发明提供了一种防SPA攻击的待测电路安全仿真分析装置,所述装置包括:关键信息存储单元,用于存储关键信号和关键信号对应的路径信息;仿真电路单元,用于接收测试激励信息进行仿真测试;关键信号监控单元,用于在仿真测试时,根据所述关键信号对应的路径信息监控所述关键信号,并在所述关键信号发生变化时,记录当前时间戳信息;功耗计算单元,用于计算待测电路在整个仿真过程中的功耗仿真数据;功耗分析单元,用于分析各关键信号在所述变化时间区对应的功耗信息是否存在相关性,若是则导出相关数据。通过上述方案,在芯片设计阶段,就可以模拟芯片的安全仿真测试,且能够自动完成功耗攻击分析。