一种控制系统及其控制方法

    公开(公告)号:CN106059879A

    公开(公告)日:2016-10-26

    申请号:CN201610323452.2

    申请日:2016-05-14

    发明人: 秦志 吕一航

    IPC分类号: H04L12/437 H04L12/24

    CPC分类号: H04L12/437 H04L41/0668

    摘要: 本发明公开了一种控制系统及其控制方法,系统包括至少两组节点,每组节点包括主节点和从节点,节点组与节点组之间主从节点一一对应,且主节点功能相同、从节点功能相同或相近,每组节点的节点数至少为二,每个节点具有两路通讯接口;每组节点按主从节点顺序连接后,依次首尾封闭连接,形成两个方向相反的封闭环形通讯链路;方法基于该系统实现,包括一组节点为使用环形链路通讯的有效节点,其余为冗余节点;给各节点分配地址;规定各节点信息接收读取和转发规则、各节点有效规则、主从节点有效变更规则。本发明构建封闭冗余控制系统,实现任意单点故障和不重复多点故障状态下保障系统正常工作,大大提高系统工作可靠性,同时不增加系统构建成本。

    一种基于FPGA的增量式编码器故障诊断方法

    公开(公告)号:CN114543864B

    公开(公告)日:2023-08-29

    申请号:CN202210130276.6

    申请日:2022-02-11

    发明人: 周党生 刘伟 秦志

    IPC分类号: G01D18/00

    摘要: 本发明公开了一种基于FPGA的增量式编码器故障诊断方法,增量式编码器输出的信号经过信号处理模块处理,所述信号处理模块将增量编码器输出的信号转化为一对反向信号输入至FPGA模块,通过FPGA模块对增量式编码器进行故障检测,FPGA模块包括断线故障检测单元、多码故障检测单元、缺码故障检测单元及线数配错故障检测单元;所述多码故障检测单元在FPGA模块上并行对编码器的A相B相缺码进行检测,该基于FPGA的增量式编码器故障诊断方法即能降低电路复杂度,又能提高故障实时性和增加故障检测种类、并且可以并行对多相进行故障检测。

    用于诊断程序运行时间异常的方法及装置、系统

    公开(公告)号:CN112667423A

    公开(公告)日:2021-04-16

    申请号:CN202011531290.4

    申请日:2020-12-22

    IPC分类号: G06F11/07 G06F11/14

    摘要: 本发明公开了一种用于诊断程序运行时间异常的方法及装置、系统,其中,所述方法包括:利用MCU获取预设类型数据,将获取到的所述预设类型数据与对应类型的预设阈值进行比较,所述预设类型数据包括目标代码的运行时长和/或FPGA的计数值;其中,所述FPGA与所述MCU通过外接引脚连接,所述FPGA通过计数器为MCU提供计时;所述MCU控制所述FPGA计时的开始和暂停;若比较差值大于预设差值,则输出表征异常的诊断结果。利用本发明,可提高诊断时间问题的效率,缩短了诊断时间问题方法流程,为偶发性时间问题引起的复位等现象提供了方便、可靠的诊断手段。

    通讯地址自动分配方法
    4.
    发明公开

    公开(公告)号:CN114422480A

    公开(公告)日:2022-04-29

    申请号:CN202111468428.5

    申请日:2021-12-03

    IPC分类号: H04L61/5046 H04L61/30

    摘要: 本申请公开一种通讯地址自动分配方法,所述方法包括:主节点向从节点发送包含哈希表轮次和哈希表序号的查询帧;所述从节点在接收到所述查询帧的情况下,若所述查询帧中哈希表序号与自身生成的哈希表序号相同,则向所述主节点反馈应答帧;所述主节点接收到所述从节点反馈的应答帧后,从通讯地址表中选取空闲地址分配给所述从节点。本申请主从节点基于哈希算法计算的哈希表序号,通过查询帧和应答帧方式实现从节点地址的自动分配;可识别哈希冲突并通过多轮哈希消除冲突,提升系统组网效率。

    一种变频器控制系统及其控制方法

    公开(公告)号:CN105929736A

    公开(公告)日:2016-09-07

    申请号:CN201610319169.2

    申请日:2016-05-14

    IPC分类号: G05B19/042

    摘要: 一种变频器控制系统及其控制方法,系统包括一个功率单元控制模块和至少两个主控制模块,主控模块两两间、主控模块与功率模块间串行通讯连接,功率模块连接功率单元;主控模块包括核心控制芯片A、电源电路A、串行通讯接口电路A、现场总线通讯电路、数字量输入输出电路、模拟量输入输出电路、继电器接口电路;功率模块包括核心控制芯片B、串行通讯接口电路B、电源电路B、模拟量采样电路、PWM驱动电路;主控制模块实现相同功能;方法包括功率模块向各主控模块发送模拟量采样信息及状态信息A;各主控模块向功率模块发送控制命令及同步命令,各主控模块间交互状态信息B和同步命令;各模块间同步。本发明设备少,安装空间小,成本低,可靠性高。

    环网串行通讯方法及系统

    公开(公告)号:CN103634186B

    公开(公告)日:2017-02-08

    申请号:CN201310035232.6

    申请日:2013-01-30

    IPC分类号: H04L12/42 H04L29/12

    摘要: 本发明实施例公开了一种环网串行通讯方法及系统,该系统包括主节点以及与主节点串联成环网的至少一个从节点;主节点包括:主节点传输模块,用于与上一从节点、下一从节点进行数据传输帧接收和发送;从节点包括:从节点传输模块,用于与主节点、上一从节点或下一从节点进行数据传输帧的接收和发送;帧类型确定模块,用于确定数据传输帧的类型;点对点帧处理模块,用于从点对点帧中提取目的地址信息,当目的地址信息与本节点地址一致时,提取点对点帧中的数据内容,将对应的数据内容写入点对点帧;广播帧处理模块,用于从广播帧中指定给本节点的位置提取数据内容,并将本节点中对应的数据内容写入广播帧中指定给本节点的位置。

    用于诊断程序运行时间异常的方法及装置、系统

    公开(公告)号:CN112667423B

    公开(公告)日:2024-10-15

    申请号:CN202011531290.4

    申请日:2020-12-22

    IPC分类号: G06F11/07 G06F11/14

    摘要: 本发明公开了一种用于诊断程序运行时间异常的方法及装置、系统,其中,所述方法包括:利用MCU获取预设类型数据,将获取到的所述预设类型数据与对应类型的预设阈值进行比较,所述预设类型数据包括目标代码的运行时长和/或FPGA的计数值;其中,所述FPGA与所述MCU通过外接引脚连接,所述FPGA通过计数器为MCU提供计时;所述MCU控制所述FPGA计时的开始和暂停;若比较差值大于预设差值,则输出表征异常的诊断结果。利用本发明,可提高诊断时间问题的效率,缩短了诊断时间问题方法流程,为偶发性时间问题引起的复位等现象提供了方便、可靠的诊断手段。

    通讯地址自动分配方法
    8.
    发明授权

    公开(公告)号:CN114422480B

    公开(公告)日:2024-02-20

    申请号:CN202111468428.5

    申请日:2021-12-03

    IPC分类号: H04L61/5046 H04L61/30

    摘要: 本申请公开一种通讯地址自动分配方法,所述方法包括:主节点向从节点发送包含哈希表轮次和哈希表序号的查询帧;所述从节点在接收到所述查询帧的情况下,若所述查询帧中哈希表序号与自身生成的哈希表序号相同,则向所述主节点反馈应答帧;所述主节点接收到所述从节点反馈的应答帧后,从通讯地址表中选取空闲地址分配给所述从节点。本申请主从节点基于哈希算法计算的哈希表序号,通过查询帧和应答帧方式实现从节点地址的自动分配;可识别哈希冲突并通过多轮哈希消除冲突,提升系统组网效率。

    总线节点标识符的自动配置方法以及总线网络系统

    公开(公告)号:CN112532759B

    公开(公告)日:2023-03-07

    申请号:CN202011194752.8

    申请日:2020-10-30

    摘要: 本申请公开一种总线节点标识符的自动配置方法以及总线网络系统,所述方法包括:在接收到前一个节点输出的电压或者电流源信号的情形下,对所述电压或者所述电流源信号进行处理后,得到该任意一个从机节点的节点电压;根据得到的节点电压、存储的标识符与节点电压的对应关系表,确定该任意一个从机节点的标识符。本申请通过得到的节点电压、存储的标识符与节点电压的对应关系表,确定从机节点的标识符;节点标识符的配置完全自适应,不需要额外处理,在应用中灵活性较强,有利于后期产品的维护工作;从机节点的配置一样,便于批量化应用,减少了维护成本。

    一种基于FPGA的增量式编码器故障诊断方法

    公开(公告)号:CN114543864A

    公开(公告)日:2022-05-27

    申请号:CN202210130276.6

    申请日:2022-02-11

    发明人: 周党生 刘伟 秦志

    IPC分类号: G01D18/00

    摘要: 本发明公开了一种基于FPGA的增量式编码器故障诊断方法,增量式编码器输出的信号经过信号处理模块处理,所述信号处理模块将增量编码器输出的信号转化为一对反向信号输入至FPGA模块,通过FPGA模块对增量式编码器进行故障检测,FPGA模块包括断线故障检测单元、多码故障检测单元、缺码故障检测单元及线数配错故障检测单元;所述多码故障检测单元在FPGA模块上并行对编码器的A相B相缺码进行检测,该基于FPGA的增量式编码器故障诊断方法即能降低电路复杂度,又能提高故障实时性和增加故障检测种类、并且可以并行对多相进行故障检测。