-
公开(公告)号：CN110716894B
公开(公告)日：2023-07-04
申请号：CN201910906557.4
申请日：2019-09-24
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F15/78
摘要： 本发明涉及一种SSD多核SRAM加速系统及其工作方法；其中，加速系统，包括高级可扩展接口，第一模块，第二模块，第三模块，第四模块，第五模块，第六模块，第七模块，第八模块，第九模块，及第十模块；高级可扩展接口包括：写数据通道，写地址通道，读地址通道，读数据通道，及写响应通道。本发明通过对于读写地址进行不重合操作，优化成全双工，从而提高SRAM总线性能，消耗逻辑资源少，性能提升大，能够更好地满足需求。
-
公开(公告)号：CN109617528B
公开(公告)日：2023-03-21
申请号：CN201811481136.3
申请日：2018-12-05
申请人： 深圳忆联信息系统有限公司
摘要： 本发明涉及一种用于修正有源振荡器频率的方法及其系统；其中，修正有源振荡器频率的方法，包括以下步骤：S1，基于目标频率，选取修正初始值和修正终止值，并配置到对应寄存器中；S2，根据基准晶振时钟频率f，设置修正标示采样周期数M；S3，配置等待自由振荡有源振荡器晶振稳定的时钟周期数L，在L/f时长之后，开始计数；S4，当计数器计数值累加到预设值时，完成一次计数，输出采样标示信号；S5，判断采样标示信号的值是高还是低；S6，反馈修正成功信号，并将此时的修正值输出；S7，将修正值加1并返回至S3。本发明将不精确的高频有源振荡器晶振，修正调制到目标频率，降低了移动存储芯片的时钟模块成本，节约了封装成本。
-
公开(公告)号：CN109828931B
公开(公告)日：2020-12-01
申请号：CN201910073682.1
申请日：2019-01-25
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F12/02
摘要： 本发明涉及一种DRAM碎片管理方法及其装置，该方法包括对DRAM的空间进行划分，以得到若干个碎片；将碎片与静态随机存储器所存储的列表进行映射；对静态随机存储器进行初始化；提取可用碎片；当数据包的大小是否为512字节时，将数据包写入单个可用碎片内；否则将数据包写入可用碎片内；对数据包所写入的可用碎片所对应的列表中的单元格进行链接，以形成地址列表；并重复上述两个步骤直至数据包获取完毕，获取外部操作信息；根据外部操作信息以及地址列表读取存储在碎片内的数据包将读取的数据包所存储的碎片所对应的单元格进行处理。本发明实现减少软件对DRAM资源管理，降低CPU开销，提高DRAM使用效率。
-
公开(公告)号：CN111429962A
公开(公告)日：2020-07-17
申请号：CN202010223604.8
申请日：2020-03-26
申请人： 深圳忆联信息系统有限公司
摘要： 本发明涉及存储器定期进行BIST测试的方法、装置、计算机设备及存储介质；其中，方法，包括：对存储器进行预设检测时间周期载入；判断是否到达存储器的检测时间周期；若到达，则启动系统内部BIST对存储器的电路进行检测；判断是否检测到存储器的电路错误；若未检测到，则反馈存储器正常，系统正常工作运行；若检测到，则对存储器进行错误标示。本发明通过在系统中预设BIST电路，周期性在系统上电后测试内部存储器是否正常工作，可以判断和保证存储器电路的性能安全，以保证该存储器在整个生命周期内工作的功能安全，且检测完成时间短、效率高。
-
公开(公告)号：CN110716894A
公开(公告)日：2020-01-21
申请号：CN201910906557.4
申请日：2019-09-24
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F15/78
摘要： 本发明涉及一种SSD多核SRAM加速系统及其工作方法；其中，加速系统，包括高级可扩展接口，第一模块，第二模块，第三模块，第四模块，第五模块，第六模块，第七模块，第八模块，第九模块，及第十模块；高级可扩展接口包括：写数据通道，写地址通道，读地址通道，读数据通道，及写响应通道。本发明通过对于读写地址进行不重合操作，优化成全双工，从而提高SRAM总线性能，消耗逻辑资源少，性能提升大，能够更好地满足需求。
-
公开(公告)号：CN110427292A
公开(公告)日：2019-11-08
申请号：CN201910688088.3
申请日：2019-07-29
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F11/263
摘要： 本发明公开了利用内嵌ROM对FLASH进行测试的方法及装置，其中方法包括：通过起始信号启动FLASH的BIST测试；根据BIST测试指令向FLASH中对应的地址通道赋予初始地址；从内嵌ROM获取所需数据类型的数据向量；将获取的数据向量写入FLASH中。本发明通过把有规律的数据向量存储在内嵌的ROM内，避免了利用SPI接口将数据逐位从串行口处输入，从而提高了测试效率。
-
公开(公告)号：CN109657349A
公开(公告)日：2019-04-19
申请号：CN201811550520.4
申请日：2018-12-18
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F17/50
摘要： 本发明涉及SOC芯片现场可编程逻辑阵列原型综合的方法及其系统；其中，方法，包括以下步骤：S1，判断工程文件夹是否建立；S2，根据参数化的器件选择和工程目录，建立工程文件夹；S3，判断是否存在旧的工程文件夹；S4，建立新的工程文件夹；S5，按照当时工程文件夹的时间进行备份；S6，判断工程文件夹是综合还是布局布线；S7，启动综合工具，调用syn.tcl文件；S8，判断综合后的工程文件夹是否进行布局布线；S9，启动布局布线工具，调用pr.tcl文件；S10，输出各类报告。本发明能够兼容多现场可编程逻辑阵列原型硬件环境，实现不同工具的调用，自动化程度高，易用性好，扩展性好，易维护，极大提高现场可编程逻辑阵列原型的效率。
-
公开(公告)号：CN109617528A
公开(公告)日：2019-04-12
申请号：CN201811481136.3
申请日：2018-12-05
申请人： 深圳忆联信息系统有限公司
摘要： 本发明涉及一种用于修正有源振荡器频率的方法及其系统；其中，修正有源振荡器频率的方法，包括以下步骤：S1，基于目标频率，选取修正初始值和修正终止值，并配置到对应寄存器中；S2，根据基准晶振时钟频率f，设置修正标示采样周期数M；S3，配置等待自由振荡有源振荡器晶振稳定的时钟周期数L，在L/f时长之后，开始计数；S4，当计数器计数值累加到预设值时，完成一次计数，输出采样标示信号；S5，判断采样标示信号的值是高还是低；S6，反馈修正成功信号，并将此时的修正值输出；S7，将修正值加1并返回至S3。本发明将不精确的高频有源振荡器晶振，修正调制到目标频率，降低了移动存储芯片的时钟模块成本，节约了封装成本。
-
公开(公告)号：CN109522233A
公开(公告)日：2019-03-26
申请号：CN201811399013.5
申请日：2018-11-22
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F11/36
摘要： 本申请涉及一种应用于机台自适应测试方法、装置、计算机设备和存储介质，其中该方法包括：获取机台自适应测试请求；机台通过IO接口在时钟信号的上升沿，将地址信息和读写控制信息输入数据输入口；将总线的反馈信息通过数据输出接口送出给机台；机台根据所述反馈信息判断继续写入数据或者进行数据读出。本发明实现了减少机台测试时所需要的IO口资源，并且提高机台测试的效率，并且利用现成的芯片总线，可以简化测试逻辑设计。
-
公开(公告)号：CN109406986A
公开(公告)日：2019-03-01
申请号：CN201811183966.8
申请日：2018-10-11
申请人： 深圳忆联信息系统有限公司
IPC分类号： G01R31/28
摘要： 本申请涉及一种测试模式复位控制方法、装置、计算机设备和存储介质，其中该方法包括：获取测试模式中的复位控制请求；根据所述复位控制请求，通过切换信号进入测试模式；生成内部复位信号；根据所述内部复位信号，对内部的逻辑电路进行全局复位。本发明实现了无外部复位管脚IC设计的测试模式复位控制，由于在测试模式下电路复位的时间点是可预知和可控的，使得测试时间安排紧凑，进而节省了测试时间和测试成本，方便芯片问题进行快速定位，达到了高效测试的目的。
-
-
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.06 秒)
