-
公开(公告)号：CN113821465B
公开(公告)日：2024-09-24
申请号：CN202111109780.X
申请日：2021-09-18
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F13/38
摘要： 本申请涉及一种基于SRAM的AXI接口控制方法、装置、计算机设备及存储介质，其中该装置包括：第一接口转换模块，所述第一接口转换模块用于对AXI接口进行转换得到对应的SRAM控制信号；第二接口转换模块，所述第二接口转换模块用于对快速接口进行转换得到对应的SRAM控制信号；第一缓存模块，所述第一缓存模块用于缓存来自AXI接口的写数据、写地址以及读地址；第二缓存模块，所述第二缓存模块用于缓存来自SRAM的数据以及写响应；接口选择模块，所述接口选择模块用于选择接口转换模块，所述第二接口转换模块的优先级高于第一接口转换模块。本发明对于敏感延时的应用场景中增加了快速接口，采用快速接口可以有效地减少访问SRAM的延时。
-
公开(公告)号：CN112420117B
公开(公告)日：2024-06-18
申请号：CN202011302401.4
申请日：2020-11-19
申请人： 深圳忆联信息系统有限公司
摘要： 本发明涉及测试SRAM的方法、装置、计算机设备及存储介质；其中，方法，包括：对待测试的内存进行标识，生成测试数据；对待测试的内存进行读操作，获取读数据；将测试数据与读数据进行比较测试，获取比较测试结果，并输出比较测试结果至待测试的内存。本发明支持在运行真实应用场景的时候，同时测试相关的SRAM，用于支持检测一些极端环境引发的问题，能够迅速排查是否是SRAM失效引起的，也可以用于工艺角在实际应用场景中可能带来的问题，能够使mbist测试更健壮，实际使用灵活，能够更好地满足需求。
-
公开(公告)号：CN111077975A
公开(公告)日：2020-04-28
申请号：CN201911303629.2
申请日：2019-12-17
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F1/3221 , G06F1/3234 , G06F1/3237
摘要： 本发明公开了SSD降低Power State3功耗的方法、装置、计算机设备及存储介质，其中方法包括：对低功耗指令进行初始化；NVME接收到Power State3命令时通知CPU；CPU根据NVME接收到的Power State3命令使能Power State3的电源管理器；通过Power State3的电源管理器使SSD进入Power State3低功耗处理流程。本发明采用硬件处理的方式进入Power State3处理流程，从而释放CPU，降低了PS3状态的功耗，资源消耗少。
-
公开(公告)号：CN110018791A
公开(公告)日：2019-07-16
申请号：CN201910243366.4
申请日：2019-03-28
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F3/06
摘要： 本申请涉及一种基于SSD SOC的功耗管理控制方法、系统、计算机设备和存储介质，其中该系统包括：控制器寄存器，所述控制器寄存器用于通过从总线配置端口配置控制器内部的寄存器；控制器控制中心，所述控制器控制中心用于通过主总线从外部SRAM取指令码运行产生低功耗处理信号，或者根据从总线的配置产生低功耗处理信号；低功耗处理模块，所述低功耗处理模块用于接收控制器控制中心发送的低功耗处理信号并进行低功耗处理。本发明通过采用独立的功耗管理控制器，释放CPU，灵活性高，面积小，本身的功耗低，处理速度快，可以代替CPU进行低功耗处理。
-
公开(公告)号：CN110007712A
公开(公告)日：2019-07-12
申请号：CN201910242873.6
申请日：2019-03-28
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F1/04
摘要： 本发明公开了用于降低数字时钟频率误差的方法、装置、计算机设备及存储介质，其中方法包括配置控制器参数；进入校准模式；查询校准是否完成；若是，则将保存的主延时的延时值写入参数寄存器中；配置参数寄存器进入时钟震荡模式，以根据主延时的延时值生成内部时钟；关闭外部晶振时钟。本发明通过内部时钟门控生成参考时钟，然后将配置前延时的参数所生成前延时内部时钟根据参考时钟进行锁相，锁相完成之后，则将根据主延时的延时值生成内部时钟，得到内部时钟之后，则可以关闭外部的晶振时钟，从而达到了降低功耗以及降低数字时钟频率误差的目的。
-
公开(公告)号：CN109683822B
公开(公告)日：2022-03-29
申请号：CN201811556788.9
申请日：2018-12-19
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F3/06
摘要： 本发明涉及一种SSD SOC芯片内容地址搜索控制器的方法及其系统；其中，SSD SOC芯片内容地址搜索控制器的方法，包括以下步骤：S1，通过AHB总线配置控制器的参数，包括搜索空间的起始地址或结束地址，并配置启动控制器；S2，判断操作是搜索数据格式还是填充数据；S3，根据配置的起始地址或结束地址，及数据格式，进行遍历搜索，将数据格式一致的地址记录下来，并写到控制器的寄存器中，提供给CPU观察；S4，根据配置的起始地址或结束地址，按照配置的填写数据格式。本发明减轻了CPU的负载，简化了软件的操作流程，提高了效率，尤其在搜索操作较为频繁的时候，采用硬件的控制器，效率提升更加明显，且成本低，能够更好地满足需求。
-
公开(公告)号：CN110716633B
公开(公告)日：2021-03-05
申请号：CN201910943520.9
申请日：2019-09-30
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F1/3221 , G06F1/3234 , G06F1/3237 , G06F1/3287
摘要： 本发明涉及一种协调管理SSD功耗的装置、方法、计算机设备及存储介质，方法包括：通过中控单元获取来自主机的电源管理命令；电源管理单元根据电源管理命令，获取对应的低功耗操作数据；电源管理单元根据低功耗操作数据，执行对应的低功耗操作。本方案通过中控单元获取来自主机的电源管理命令，电源管理单元根据电源管理命令，获取对应的低功耗操作数据，电源管理单元根据低功耗操作数据，执行对应的低功耗操作，基于硬件实现SSD的PS4状态切换，采用软硬件协同的方法，兼顾灵活性和速度。
-
公开(公告)号：CN111124300A
公开(公告)日：2020-05-08
申请号：CN201911303637.7
申请日：2019-12-17
申请人： 深圳忆联信息系统有限公司
摘要： 本发明涉及提高SSD DDR4访问效率的方法、装置、计算机设备及存储介质；其中，方法，包括：将DDR4按照设定大小的矩阵进行分割；将分割后的矩阵，进行行列颠倒；对行列颠倒后的DDR4进行读写。本发明通过将DDR4按照设定大小的矩阵进行分割，然后进行行列颠倒，再进行读写，减少了频繁的换行操作，从而提升DDR4的访问效率，能够更好地满足需求。
-
公开(公告)号：CN109857606A
公开(公告)日：2019-06-07
申请号：CN201910111971.6
申请日：2019-02-12
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F11/22
摘要： 本发明公开了一种避免损失良率的memory冗余位测试方法及装置，方法包括以下步骤：接收可用测试信号；根据可用测试信号，对目标memory进行部分测试；获取测试结果，根据测试结果判断目标memory是否合格。通过有选择的只针对memory中目标使用的可用memory进行测试，避开了冗余memory故障对测试结果的干扰，在保证不影响使用的前提下，提高测试效率，同时提高memory的良品率，降低生产成本。
-
公开(公告)号：CN109828931A
公开(公告)日：2019-05-31
申请号：CN201910073682.1
申请日：2019-01-25
申请人： 深圳忆联信息系统有限公司
IPC分类号： G06F12/02
摘要： 本发明涉及一种DRAM碎片管理方法及其装置，该方法包括对DRAM的空间进行划分，以得到若干个碎片；将碎片与静态随机存储器所存储的列表进行映射；对静态随机存储器进行初始化；提取可用碎片；当数据包的大小是否为512字节时，将数据包写入单个可用碎片内；否则将数据包写入可用碎片内；对数据包所写入的可用碎片所对应的列表中的单元格进行链接，以形成地址列表；并重复上述两个步骤直至数据包获取完毕，获取外部操作信息；根据外部操作信息以及地址列表读取存储在碎片内的数据包将读取的数据包所存储的碎片所对应的单元格进行处理。本发明实现减少软件对DRAM资源管理，降低CPU开销，提高DRAM使用效率。
-
-
-
-
-
-
-
-
-
搜索结果
38 条记录 (耗时 0.031 秒)
