公开(公告)号：CN119108431A

公开(公告)日：2024-12-10

申请号：CN202411244777.2

申请日：2024-09-05

Applicant: 湖北九峰山实验室

Inventor： 袁俊 ,  彭若诗 ,  徐少东 ,  李明哲 ,  朱厉阳 ,  郭飞 ,  王宽 ,  陈伟 ,  成志杰 ,  吴阳阳

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L29/24

Abstract: 本申请公开了一种氧化镓单片的异质集成器件及其制造方法，可用于半导体器件领域，该器件中，N型氧化镓外延片包括外延层和衬底层；N型氧化镓外延片的外延层一侧与P型材料层的一侧键合；N型掺杂区设于P型材料层内，并与N型氧化镓外延片的外延层接触；栅极控制区覆盖N型掺杂区，设于P型材料层的另一侧；源极与P型材料层之间形成欧姆接触；漏极设于N型氧化镓外延片的衬底层一侧，并与衬底层之间形成欧姆接触；基板层与漏极键合。由此，将小尺寸氧化镓键合到基板上进行流片可实现器件在产线的规模制备，且提高氧化镓器件散热性能；通过将N型氧化镓与P型材料键合，形成异质PN结以弥补缺失的氧化镓同质PN结，提高了结构的稳定性。

公开(公告)号：CN118073412A

公开(公告)日：2024-05-24

申请号：CN202410309030.4

申请日：2024-03-18

Applicant: 湖北九峰山实验室

Inventor： 李明哲 ,  朱厉阳 ,  袁俊 ,  彭若诗 ,  徐少东 ,  郭飞 ,  王宽 ,  吴阳阳 ,  陈伟 ,  成志杰

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本申请提供一种双栅控制低导通电阻异质结场效应晶体管及其制造方法，包括：衬底、超结结构、栅极结构、沟道结构、第一电极和第二电极。超结结构包括漂移层，漂移层为N型掺杂。栅极结构包括势垒层、栅极帽层、第一栅极和第二栅极。势垒层和漂移层接触用于形成二维电子气导电沟道，在正向导通时，二维电子气导电沟道能够降低正向导通电阻，提高正向导通电流，提高器件性能。栅极帽层为P型掺杂，当晶体管为关态时，利用栅极帽层耗尽二维电子气导电沟道的电子，实现高耐压性能。第二栅极位于栅极帽层远离衬底的一侧表面，这样第一栅极和第二栅极就能够分别进行晶体管的开关状态的控制，提高栅极可靠性，进而提高器件性能。

公开(公告)号：CN117832284B

公开(公告)日：2024-05-24

申请号：CN202410238757.8

申请日：2024-03-01

Applicant: 湖北九峰山实验室

Inventor： 徐少东 ,  李明哲 ,  袁俊

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/34

Abstract: 本申请提供一种功率器件及其制造方法，功率器件包括：衬底、外延层、至少一个半导体结构、控制结构层、第一电极和第二电极。衬底和外延层为N型掺杂的氧化镓，这样衬底和外延层就能够实现电流导通功能。P型掺杂的半导体结构设置于外延层中，构成电场屏蔽结构，利用电场屏蔽结构阻挡控制结构层受到高电场的影响，以形成耐高电压的功率器件。控制结构层包括接触层，接触层和外延层之间的能带势垒小于目标阈值，接触层和外延层具有较小的能带势垒，容易产生导通电流。衬底和外延层为N型掺杂形成导通电流也较为容易，这样功率器件就具有较小的正向导通电阻，从而具有较小的开启电压，施加较小的电压就能够产生较大的导通电流，大大降低了正向损耗。

公开(公告)号：CN117894832A

公开(公告)日：2024-04-16

申请号：CN202311827977.6

申请日：2023-12-27

Applicant: 湖北九峰山实验室

Inventor： 朱厉阳 ,  李明哲 ,  彭若诗 ,  徐少东 ,  袁俊

IPC: H01L29/778 ,  H01L21/335

Abstract: 本发明提供一种化合物异质结p型晶体管及其制备方法，属于半导体器件技术领域。该p型晶体管包括衬底和依次叠加的缓冲层、第一沟道层、势垒层、第二沟道层形成的位于衬底上的有源区；第二沟道层的上层刻蚀有用于沉积栅极的栅极沟槽，源极和漏极位于栅极两侧；从栅极沟槽开口周围的第二沟道层上表面沿着栅极沟槽的侧壁至其底部紧邻侧壁的位置设置有与源、漏极均形成欧姆接触的欧姆金属层；源、漏极与第二沟道层的上表面、栅极与栅极沟槽的底部均通过第一介质层隔离；栅极与欧姆金属层之间设置有第二介质层；第二沟道层为p型氧化物层或/和p型氮化物层。该p型晶体管的结构能有效减小器件尺寸，提高其电流能力、开关速度和沟道中的空穴迁移率。

公开(公告)号：CN117832284A

公开(公告)日：2024-04-05

申请号：CN202410238757.8

申请日：2024-03-01

Applicant: 湖北九峰山实验室

Inventor： 徐少东 ,  李明哲 ,  袁俊

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/34

Abstract: 本申请提供一种功率器件及其制造方法，功率器件包括：衬底、外延层、至少一个半导体结构、控制结构层、第一电极和第二电极。衬底和外延层为N型掺杂的氧化镓，这样衬底和外延层就能够实现电流导通功能。P型掺杂的半导体结构设置于外延层中，构成电场屏蔽结构，利用电场屏蔽结构阻挡控制结构层受到高电场的影响，以形成耐高电压的功率器件。控制结构层包括接触层，接触层和外延层之间的能带势垒小于目标阈值，接触层和外延层具有较小的能带势垒，容易产生导通电流。衬底和外延层为N型掺杂形成导通电流也较为容易，这样功率器件就具有较小的正向导通电阻，从而具有较小的开启电压，施加较小的电压就能够产生较大的导通电流，大大降低了正向损耗。

公开(公告)号：CN117219666B

公开(公告)日：2024-01-26

申请号：CN202311469865.8

申请日：2023-11-07

Applicant: 湖北九峰山实验室

Inventor： 李明哲 ,  徐少东 ,  朱厉阳 ,  彭若诗 ,  陈伟 ,  袁俊

IPC: H01L29/747 ,  H01L29/24 ,  H01L29/423 ,  H01L21/34 ,  H01L21/44

Abstract: 本发明提供一种具有双触发栅电极的氧化镓异质结晶闸管及其制备方法，属于半导体器件技术领域。该晶闸管自下至上依次包括阳极、由第一p型氮化物或/和第一p型氧化物沉积的第一p型半导体层、第一n型氧化镓层、由第二p型氮化物或/和第二p型氧化物沉积的第二p型半导体层、第二n型氧化镓层和阴极。该晶闸管的一侧沉积有隔离层，该隔离层中沉积有与第二p型半导体层接触的第一栅电极和与第一n型氧化镓层接触的第二栅电极。该晶闸管采用p型氮化物或/和p型氧化物与n型氧化镓形成异质结，能使其在更高的温度、电压以及更恶劣环境下稳定工作。通过合理控制第一栅电极和第二栅电极的开关，能实现对晶闸管的双向控制。

公开(公告)号：CN117219666A

公开(公告)日：2023-12-12

申请号：CN202311469865.8

申请日：2023-11-07

Applicant: 湖北九峰山实验室

Inventor： 李明哲 ,  徐少东 ,  朱厉阳 ,  彭若诗 ,  陈伟 ,  袁俊

IPC: H01L29/747 ,  H01L29/24 ,  H01L29/423 ,  H01L21/34 ,  H01L21/44

Abstract: 本发明提供一种具有双触发栅电极的氧化镓异质结晶闸管及其制备方法，属于半导体器件技术领域。该晶闸管自下至上依次包括阳极、由第一p型氮化物或/和第一p型氧化物沉积的第一p型半导体层、第一n型氧化镓层、由第二p型氮化物或/和第二p型氧化物沉积的第二p型半导体层、第二n型氧化镓层和阴极。该晶闸管的一侧沉积有隔离层，该隔离层中沉积有与第二p型半导体层接触的第一栅电极和与第一n型氧化镓层接触的第二栅电极。该晶闸管采用p型氮化物或/和p型氧化物与n型氧化镓形成异质结，能使其在更高的温度、电压以及更恶劣环境下稳定工作。通过合理控制第一栅电极和第二栅电极的开关，能实现对晶闸管的双向控制。

公开(公告)号：CN118016688A

公开(公告)日：2024-05-10

申请号：CN202410050388.X

申请日：2024-01-12

Applicant: 湖北九峰山实验室

Inventor： 袁俊 ,  陈伟 ,  成志杰 ,  郭飞 ,  王宽 ,  吴阳阳 ,  徐少东 ,  朱厉阳 ,  彭若诗 ,  李明哲

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及一种宽禁带半导体MOSFET器件结构及其制作方法。该MOSFET器件元胞区域的栅极沟槽底部以及终端区均制作有掩蔽区，所述掩蔽区位于外延层中且其内部制作有电荷存储岛，所述电荷存储岛与掩蔽区的掺杂相反。本发明通过在元胞区域的栅极沟槽底部形成掩蔽区，并在掩蔽区内制作电荷存储岛，掩蔽区不需要接地，栅极沟槽下方构造的掩蔽区，可以有效降低槽角处的电场，内部的电荷存储岛在动态开关时会协助掩蔽区耗尽后的恢复，从而避免了掩蔽区在正向恢复过程中由于电荷积累和恢复弛豫而失去底部电场屏蔽效果，也避免了掩蔽区电压浮动带来的动态特性退化；同时在终端区域制作掩蔽区和电荷存储岛，可以优化终端区域的电场分布，提高器件的终端效率。

公开(公告)号：CN117855288A

公开(公告)日：2024-04-09

申请号：CN202311725670.5

申请日：2023-12-14

Applicant: 湖北九峰山实验室

Inventor： 徐少东 ,  李明哲 ,  朱厉阳 ,  彭若诗 ,  袁俊

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/34

Abstract: 本发明提供一种氧化镓MISFET器件结构及其制备方法，属于半导体器件技术领域。该器件结构由下至上包括漏极、氧化镓衬底、外延层和源极。在外延层的表层中设置有电流阻挡层，电流阻挡层中部为电流通道。在电流通道处的外延层中设置有至少一个与电流阻挡层相连的调节层。调节层的底部向外延层靠近氧化镓衬底的内部延伸，延伸方向与电流阻挡层之间呈钝角。外延层的上表面沉积有栅介质层；沿源极指向漏极的方向，栅介质层两侧设置有与外延层形成欧姆接触的欧姆接触金属层。栅介质层上表面设置有栅极，栅极与源极之间设置有钝化介质层。该器件结构在不影响器件阈值电压的情况下可以更好地保护栅介质，提高反向耐压值和短路耐受能力。

公开(公告)号：CN117310785A

公开(公告)日：2023-12-29

申请号：CN202311183542.2

申请日：2023-09-13

Applicant: 湖北九峰山实验室

Inventor： 徐少东 ,  李明哲 ,  彭若诗 ,  朱厉阳 ,  郭飞 ,  王宽 ,  袁俊

IPC: G01T3/08

Abstract: 本发明提供一种宽禁带半导体中子探测器及其制备方法，上述的宽禁带半导体中子探测器包括衬底、氧化镍层、外延层、高阻层、导电层、转换层及钝化层；外延层设于衬底上；氧化镍层设于衬底的底部；外延层背离衬底的一侧设有深沟槽，深沟槽沿第一方向延伸，高阻层沿深沟槽的槽壁和台面覆盖布设，导电层嵌设于位于台面处的高阻层中；转换层沿第一方向延伸填充于深沟槽内；钝化层盖设于外延层、高阻层和转换层的上表面。该探测器不但能减小探测器本身的暗电流大小，也能提高探测器抗辐照能力，探测器内部集成的有电流放大功能，使得从输出端流出的电流经过电阻就能完成电压采样，无需在额外地进行电压放大采用，可以节省系统成本。