一种基于图像检测的石料颗粒级配检测装置与方法

    公开(公告)号:CN117129388A

    公开(公告)日:2023-11-28

    申请号:CN202311022083.X

    申请日:2023-08-14

    IPC分类号: G01N15/02

    摘要: 本发明公布了一种基于图像检测的石料颗粒级配检测装置与方法,首先将待检测的堆石坝料进行筛分较小粒径的粉尘颗粒直接称重,剩余较大颗粒沿着斜坡下落,拍摄下落中石料的视频图像并识别其中石料的粒径,加上粉尘重量换算成堆石坝料全级配数据并绘制成堆石坝料级配曲线,使基于图像识别的土石料全级配检测装置与方法得到实际应用。本发明通过实现微小石料颗粒的筛分及自动称重、优化石料颗粒成像离散度过程,在避免小颗粒石料被遮、石料成像集中造成分割误差的基础上,极大提升基于图像识别的土石料级配检测精度,为土石料的级配快速、高精度检测的实现提供了可行技术方案,具有重要的工程应用参考价值和意义。

    一种水下混凝土施工避流装置

    公开(公告)号:CN220246932U

    公开(公告)日:2023-12-26

    申请号:CN202322147105.7

    申请日:2023-08-10

    IPC分类号: E02D15/02 E02D15/06

    摘要: 本实用新型公开了一种水下混凝土施工避流装置,包括底座,所述底座顶端中部固定连接有固定杆,所述固定杆外部均转动连接有转动柱,两个所述转动柱侧端固定连接有挡水板,所述挡水板顶端固定连接有电机,所述电机驱动端固定连接有螺纹杆,所述螺纹杆外壁螺纹连接有固定块,所述固定块左侧底端固定连有滑动杆,所述底座顶端均匀分布设置有孔洞,所述固定杆顶端螺纹连接有螺纹盖。本实用新型通过底座、固定杆、转动柱、挡水板、电机、螺纹杆、固定块、滑动杆、孔洞、限位圆板之间配合,实现可以对挡水板进行角度调节的效果,起到对水下混凝土进行施工区域进行调节壁流与方便人员进行操作的作用。

    基于前馈电路的高可靠抗建模双层APUF电路结构

    公开(公告)号:CN117592129B

    公开(公告)日:2024-04-16

    申请号:CN202410079033.3

    申请日:2024-01-19

    IPC分类号: G06F21/72

    摘要: 本发明涉及数字集成电路设计以及安全防伪技术领域,且公开了基于前馈电路的高可靠抗建模双层APUF电路结构,包括第一仲裁器、第二仲裁器和至少三个基本单元,且第一仲裁器、第二仲裁器设置在任意两个基本单元之间,所述的基本单元包括并联的四个多路选择器,所述的四个多路选择器分别与层间交叉结构连接。本发明通过层间交叉结构提高信号在电路中传输路径的多样性,为可靠性提升模块提供更多信号选择,提升电路可靠性和响应稳定性;第一仲裁器和第二仲裁器分别使不同基本单元的上部半分和下部半分信号实现层间交叉前馈交叉传输,构成抗建模结构,使APUF电路结构的非线性关系提高,抗建模能力提升。

    基于前馈电路的高可靠抗建模双层APUF电路结构

    公开(公告)号:CN117592129A

    公开(公告)日:2024-02-23

    申请号:CN202410079033.3

    申请日:2024-01-19

    IPC分类号: G06F21/72

    摘要: 本发明涉及数字集成电路设计以及安全防伪技术领域,且公开了基于前馈电路的高可靠抗建模双层APUF电路结构,包括第一仲裁器、第二仲裁器和至少三个基本单元,且第一仲裁器、第二仲裁器设置在任意两个基本单元之间,所述的基本单元包括并联的四个多路选择器,所述的四个多路选择器分别与层间交叉结构连接。本发明通过层间交叉结构提高信号在电路中传输路径的多样性,为可靠性提升模块提供更多信号选择,提升电路可靠性和响应稳定性;第一仲裁器和第二仲裁器分别使不同基本单元的上部半分和下部半分信号实现层间交叉前馈交叉传输,构成抗建模结构,使APUF电路结构的非线性关系提高,抗建模能力提升。

    一种静态隐匿的DFF-PUF复合电路

    公开(公告)号:CN117454448A

    公开(公告)日:2024-01-26

    申请号:CN202311796277.5

    申请日:2023-12-25

    摘要: 本发明涉及一种静态隐匿的DFF‑PUF复合电路,包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q,本发明涉及的一种静态隐匿的DFF‑PUF复合电路,相较于采用传统PUF伪装和混淆技术在一定程度上隐瞒PUF电路的物理图像细节,DFF‑PUF复合电路可以完全消除伪装电路的物理层特征,使其在电路和版图上完全兼容数字逻辑电路,实现密钥单元的静态隐匿,从而确保了密钥信息的安全,相较于SRAM‑PUF基于非门之间阈值电压失配生成密钥,本发明使用对工艺误差更为敏感的亚阈值电流作为失配传输源,进而可以获得标准差更大的失配分布,同时还避免了其密钥不能随用随取的缺点,高度复用了DFF中本身的电路结构,以较低成本实现了PUF的功能,未引入过大的硬件开销。

    一种静态隐匿的DFF-PUF复合电路

    公开(公告)号:CN117454448B

    公开(公告)日:2024-03-19

    申请号:CN202311796277.5

    申请日:2023-12-25

    摘要: 本发明涉及一种静态隐匿的DFF‑PUF复合电路,包括输入端口D、第一锁存器Latch1、第二锁存器Latch2、使能开关SW和输出端口Q,本发明涉及的一种静态隐匿的DFF‑PUF复合电路,相较于采用传统PUF伪装和混淆技术在一定程度上隐瞒PUF电路的物理图像细节,DFF‑PUF复合电路可以完全消除伪装电路的物理层特征,使其在电路和版图上完全兼容数字逻辑电路,实现密钥单元的静态隐匿,从而确保了密钥信息的安全,相较于SRAM‑PUF基于非门之间阈值电压失配生成密钥,本发明使用对工艺误差更为敏感的亚阈值电流作为失配传输源,进而可以获得标准差更大的失配分布,同时还避免了其密钥不能随用随取的缺点,高度复用了DFF中本身的电路结构,以较低成本实现了PUF的功能,未引入过大的硬件开销。