修正电路以及测试装置
    1.
    发明授权

    公开(公告)号:CN101689886B

    公开(公告)日:2012-12-12

    申请号:CN200880023911.9

    申请日:2008-07-09

    IPC分类号: H04B3/04 G01R31/28

    CPC分类号: G01R31/31924 G01R31/3191

    摘要: 提供一种修正电路,其包括第1检测部、放大部、修正信号生成部与输出信号生成部。第1检测部检测输入信号的波形。放大部将第1检测部所检测的波形进行放大。修正信号生成部提取放大部所放大的波形的交流成分而生成修正信号。输出信号生成部在输入信号的波形上重叠修正信号而生成输出信号。第1检测部检测输入信号的波形及反转波形;放大部放大输入信号的波形及反转的波形;修正信号生成部,分别提取放大部所放大的输入信号的波形及反转的波形的交流成分而生成修正信号及反转修正信号;输出信号生成部在输入信号的波形上重叠修正信号、在输入信号的反转波形上重叠反转修正信号,而生成输出信号的差动信号对。

    测试装置以及测试电路卡

    公开(公告)号:CN101331404B

    公开(公告)日:2011-05-11

    申请号:CN200680046796.8

    申请日:2006-12-13

    IPC分类号: G01R31/28

    CPC分类号: G01R31/31924 G01R31/3191

    摘要: 提供一种测试装置,其配置有:激励器,其向被测试器件输出测试信号;第一FET开关,其切换激励器和被测试器件是否连接;比较器,其经第一FET开关接收被测试器件的输出信号,比较输出信号的电压和预先规定的参照电压;参照电压输入部,其把参照电压输入比较器;第二FET开关,其设置在参照电压输入部和比较器之间;虚拟电阻,其一端与比较器及第二FET开关的接点连接,另一端与规定的电压连接;激励器的输出电阻及第一FET开关的接通电阻的电阻比与虚拟电阻及第二FET开关的接通电阻的电阻比大致相等。

    缓冲电路、驱动电路、半导体测试装置及半导体集成电路

    公开(公告)号:CN1890573B

    公开(公告)日:2010-06-16

    申请号:CN200480036800.3

    申请日:2004-12-07

    发明人: 松本直木

    IPC分类号: G01R31/3181

    CPC分类号: G01R31/31924 G01R31/31713

    摘要: 本发明的缓冲电路具备:输出电路,其使输出阻抗维持一定,且输出一种输出电压大约与输入信号的输入电压相同的输出信号;第1晶体管和第2晶体管,其以直列方式分别连接至该输出电路的二端,通过使与输入电压或输出电压的大小相对应的供给电压分别施加至该输出电路的二端,使输出电路中的消耗电力减低以保护该输出电路;第1基极电压控制单元,其供给基极电压至第1晶体管以控制第1晶体管;以及第2基极电压控制单元,其供给基极电压至第2晶体管以控制第2晶体管。

    测试装置以及测试电路卡

    公开(公告)号:CN101331404A

    公开(公告)日:2008-12-24

    申请号:CN200680046796.8

    申请日:2006-12-13

    IPC分类号: G01R31/28

    CPC分类号: G01R31/31924 G01R31/3191

    摘要: 提供一种测试装置,其配置有:激励器,其向被测试器件输出测试信号;第一FET开关,其切换激励器和被测试器件是否连接;比较器,其经第一FET开关接收被测试器件的输出信号,比较输出信号的电压和预先规定的参照电压;参照电压输入部,其把参照电压输入比较器;第二FET开关,其设置在参照电压输入部和比较器之间;虚拟电阻,其一端与比较器及第二FET开关的接点连接,另一端与规定的电压连接;激励器的输出电阻及第一FET开关的接通电阻的电阻比与虚拟电阻及第二FET开关的接通电阻的电阻比大致相等。

    修正电路以及测试装置
    5.
    发明公开

    公开(公告)号:CN101689886A

    公开(公告)日:2010-03-31

    申请号:CN200880023911.9

    申请日:2008-07-09

    IPC分类号: H04B3/04 G01R31/28

    CPC分类号: G01R31/31924 G01R31/3191

    摘要: 提供一种修正电路,其包括第1检测部、放大部、修正信号生成部与输出信号生成部。第1检测部检测输入信号的波形。放大部将第1检测部所检测的波形进行放大。修正信号生成部提取放大部所放大的波形的交流成分而生成修正信号。输出信号生成部在输入信号的波形上重叠修正信号而生成输出信号。第1检测部检测输入信号的波形及反转波形;放大部放大输入信号的波形及反转的波形;修正信号生成部,分别提取放大部所放大的输入信号的波形及反转的波形的交流成分而生成修正信号及反转修正信号;输出信号生成部在输入信号的波形上重叠修正信号、在输入信号的反转波形上重叠反转修正信号,而生成输出信号的差动信号对。

    缓冲电路、驱动电路、半导体测试装置及半导体集成电路

    公开(公告)号:CN1890573A

    公开(公告)日:2007-01-03

    申请号:CN200480036800.3

    申请日:2004-12-07

    发明人: 松本直木

    IPC分类号: G01R31/3181

    CPC分类号: G01R31/31924 G01R31/31713

    摘要: 本发明的缓冲电路具备:输出电路,其使输出阻抗维持一定,且输出一种输出电压大约与输入信号的输入电压相同的输出信号;第1电晶体和第2电晶体,其以直列方式分别连接至该输出电路的二端,通过使与输入电压或输出电压的大小相对应的供给电压分别施加至该输出电路的二端,使输出电路中的消耗电力减低以保护该输出电路;第1基极电压控制单元,其供给基极电压至第1电晶体以控制第1电晶体;以及第2基极电压控制单元,其供给基极电压至第2电晶体以控制第2电晶体。

    测试装置和插脚电子卡
    7.
    发明授权

    公开(公告)号:CN101331405B

    公开(公告)日:2011-04-06

    申请号:CN200680047293.2

    申请日:2006-12-13

    IPC分类号: G01R31/28

    CPC分类号: G01R31/31924 G01R31/3191

    摘要: 提供一种测试装置,该装置包括:将测试信号输出给被测试器件的激励器;将激励器与被测试器件电连接的第一传送路径;设置在第一传送路径中,切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号的电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路出的、连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测输出信号、根据检测的输出信号对第一FET开关的电容成分进行充放电的电容补偿部。

    测试装置和插脚电子卡
    8.
    发明公开

    公开(公告)号:CN101331405A

    公开(公告)日:2008-12-24

    申请号:CN200680047293.2

    申请日:2006-12-13

    IPC分类号: G01R31/28

    CPC分类号: G01R31/31924 G01R31/3191

    摘要: 提供一种测试装置,该装置包括:将测试信号输出给被测试器件的激励器;将激励器与被测试器件电连接的第一传送路径;设置在第一传送路径中,切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号的电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路出的、连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测输出信号、根据检测的输出信号对第一FET开关的电容成分进行充放电的电容补偿部。