-
公开(公告)号：CN113472688B
公开(公告)日：2023-10-20
申请号：CN202010238787.0
申请日：2020-03-30
Applicant: 瑞昱半导体股份有限公司
Abstract: 本发明揭露了一种应用在网络装置中的电路及网络装置的操作方法，电路包含有多个端口、一处理器端口、一封包缓冲器、一控制电路以及一分析器，其中该处理器端口通过一总线连接至一内存以及一处理器。在该电路的操作中，该封包缓冲器储存通过该多个端口中的其一所接收的一封包，该分析器对该封包进行分析以判断该封包的处理方式，以及当该分析器判断该封包决定传送软件处理时，该控制电路将该封包的内容多次分段或一次全部通过该处理器端口传送至该内存，以供该处理器进行分析。
-
公开(公告)号：CN111581140B
公开(公告)日：2022-11-04
申请号：CN201910123925.8
申请日：2019-02-19
Applicant: 瑞昱半导体股份有限公司
IPC: G06F13/40
Abstract: 本发明披露了一种数据传输及处理方法以及从装置。该数据传输及处理方法包含有以下步骤：由该主装置通过一传输介质传送一帧至该从装置，其中该帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及该从装置接收该帧，且该从装置接收该第一帧，并根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将数据输出至该数据字段。本发明还披露一种使用后同步比特取代帧前置比特字段的方法来增加传输效能。
-
公开(公告)号：CN113472688A
公开(公告)日：2021-10-01
申请号：CN202010238787.0
申请日：2020-03-30
Applicant: 瑞昱半导体股份有限公司
IPC: H04L12/861 , H04L1/00
Abstract: 本发明揭露了一种应用在网络装置中的电路及网络装置的操作方法，电路包含有多个端口、一处理器端口、一封包缓冲器、一控制电路以及一分析器，其中该处理器端口通过一总线连接至一内存以及一处理器。在该电路的操作中，该封包缓冲器储存通过该多个端口中的其一所接收的一封包，该分析器对该封包进行分析以判断该封包的处理方式，以及当该分析器判断该封包决定传送软件处理时，该控制电路将该封包的内容多次分段或一次全部通过该处理器端口传送至该内存，以供该处理器进行分析。
-
公开(公告)号：CN113364891B
公开(公告)日：2023-07-18
申请号：CN202010137988.1
申请日：2020-03-03
Applicant: 瑞昱半导体股份有限公司
IPC: H04L61/103 , H04L61/255
Abstract: 本发明涉及网络通信装置以及网络映像表的操作方法。一种网络通信装置，包含多个端口、存储介质以及处理器。存储介质经配置以储存第一查找表及第二查找表。第一查找表的列数据包含旗标字段。第二查找表的列数据包含第一查找表的列地址。其中该装置经配置以：解析封包以获得目的IP地址；根据封包的目的IP地址计算得到于第二查找表的列数据；读取列数据的一指向第一查找表列数据的列地址；以及通过第一查找表的该列数据的内容来获得目的媒体访问控制地址，并可实时更新端口信息。
-
公开(公告)号：CN115078956A
公开(公告)日：2022-09-20
申请号：CN202110260858.1
申请日：2021-03-10
Applicant: 瑞昱半导体股份有限公司
IPC: G01R31/28
Abstract: 一种测试电路，包括多个常态正反器以及一改良式正反器。该多个常态正反器各自包括一第一输入脚位、一第二输入脚位以及一第一输出脚位，并用以根据一扫描致能信号选择性地暂存该第一输入脚位的输入值或该第二输入脚位的输入值。该改良式正反器包括分别耦接于一黑盒子电路、该多个常态正反器与多个组合逻辑电路的一第三输入脚位、一第四输入脚位以及一第二输出脚位，并用以根据一扫描测试模式信号选择性地暂存该第三输入脚位的输入值或者该第四输入脚位的输入值。
-
Patent Agency Ranking
公开(公告)号：CN111581140A
公开(公告)日：2020-08-25
申请号：CN201910123925.8
申请日：2019-02-19
Applicant: 瑞昱半导体股份有限公司
IPC: G06F13/40
Abstract: 本发明披露了一种数据传输及处理方法以及从装置。该数据传输及处理方法包含有以下步骤：由该主装置通过一传输介质传送一帧至该从装置，其中该帧包含了多个字段，该多个字段包含了一数据扩充字段以及一数据字段，且该数据扩充字段指示了该数据字段所具有的数据量；以及该从装置接收该帧，且该从装置接收该第一帧，并根据该第一帧中的该数据扩充字段所指示之该数据字段所具有的数据量，以储存该数据字段之内容、或将数据输出至该数据字段。本发明还披露一种使用后同步比特取代帧前置比特字段的方法来增加传输效能。
-
公开(公告)号：CN111443275A
公开(公告)日：2020-07-24
申请号：CN201910042985.7
申请日：2019-01-17
Applicant: 瑞昱半导体股份有限公司
IPC: G01R31/28
Abstract: 本公开内容涉及一种电路测试系统及电路测试方法。电路测试系统包含控制电路、接口电路、扫描链电路及待测电路。控制电路电性连接于测试机台，且用以接收扫描控制信号。接口电路电性连接于控制电路、测试机台、扫描链电路及待测电路。在扫描控制信号处于第一电平时，控制电路用以控制接口电路将测试机台传来的扫描测试信号传送给扫描链电路；同时，将扫描链电路内寄存器采集到的信号位移输出给测试机台判读。在扫描控制信号处于第二电平时，控制电路用以控制接口电路将待测电路产生的响应信号传递至测试机台，并经由扫描链上的寄存器采集组合逻辑电路的运算结果。
-
公开(公告)号：CN118113112A
公开(公告)日：2024-05-31
申请号：CN202211519347.8
申请日：2022-11-30
Applicant: 瑞昱半导体股份有限公司
Inventor： 许烱发
Abstract: 本发明披露一种电子装置，包含有第一电路模块与第二电路模块。该第一电路模块包含有写入指针产生电路与写入数据产生电路，用以产生写入指针与写入数据。该第二电路模块包含有储存单元、读取指针产生电路与比较器，其中该储存单元用以储存该写入数据，该读取指针产生电路用以产生读取指针，且该比较器用以比较该写入指针与该读取指针，以决定自该储存单元读取该写入数据；其中该写入指针与该写入数据分别通过多个绕线传送至该第二电路模块，且该多个绕线的信号传输时间大于该第一电路模块所使用之时钟信号的一个周期。
-
公开(公告)号：CN111443275B
公开(公告)日：2022-06-17
申请号：CN201910042985.7
申请日：2019-01-17
Applicant: 瑞昱半导体股份有限公司
IPC: G01R31/28
Abstract: 本公开内容涉及一种电路测试系统及电路测试方法。电路测试系统包含控制电路、接口电路、扫描链电路及待测电路。控制电路电性连接于测试机台，且用以接收扫描控制信号。接口电路电性连接于控制电路、测试机台、扫描链电路及待测电路。在扫描控制信号处于第一电平时，控制电路用以控制接口电路将测试机台传来的扫描测试信号传送给扫描链电路；同时，将扫描链电路内寄存器采集到的信号位移输出给测试机台判读。在扫描控制信号处于第二电平时，控制电路用以控制接口电路将待测电路产生的响应信号传递至测试机台，并经由扫描链上的寄存器采集组合逻辑电路的运算结果。
-
公开(公告)号：CN111443274B
公开(公告)日：2022-06-17
申请号：CN201910042867.6
申请日：2019-01-17
Applicant: 瑞昱半导体股份有限公司
IPC: G01R31/28
Abstract: 本公开内容涉及一种电路测试系统及电路测试方法。电路测试系统包含控制电路、接口电路、扫描链电路及待测电路。控制电路电性连接于测试机台，且用以接收扫描控制信号。接口电路电性连接于控制电路、测试机台、扫描链电路及待测电路。在扫描控制信号处于第一电平时，控制电路用以控制接口电路将扫描链电路导通至测试机台，以将测试机台传来的扫描测试信号传送给扫描链电路。在扫描控制信号处于第二电平时，控制电路用以控制接口电路将待测电路导通至测试机台，以将待测电路产生的响应信号传递至测试机台。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.021 seconds)
