-
公开(公告)号：CN111198835B
公开(公告)日：2021-07-30
申请号：CN201811365216.2
申请日：2018-11-16
Applicant: 瑞昱半导体股份有限公司
Abstract: 本申请涉及时钟产生装置及时钟产生方法。时钟产生装置包含除数寄存器、参考时钟产生器、第一计数器、第二计数器及延迟调节电路。除数寄存器提供除数。参考时钟产生器输出参考时钟信号。第一计数器计数参考时钟信号的第一周期数量以产生第一计数值，并根据第一计数值与除数输出第一时钟信号。第二计数器计数第一时钟信号的第二周期数量而产生第二计数值，并根据第二计数值与系数值输出第二时钟信号。延迟调节电路根据第一时钟信号决定是否控制第一计数器以延迟输出第一时钟信号。
-
公开(公告)号：CN111198835A
公开(公告)日：2020-05-26
申请号：CN201811365216.2
申请日：2018-11-16
Applicant: 瑞昱半导体股份有限公司
Abstract: 本申请涉及时钟产生装置及时钟产生方法。时钟产生装置包含除数寄存器、参考时钟产生器、第一计数器、第二计数器及延迟调节电路。除数寄存器提供除数。参考时钟产生器输出参考时钟信号。第一计数器计数参考时钟信号的第一周期数量以产生第一计数值，并根据第一计数值与除数输出第一时钟信号。第二计数器计数第一时钟信号的第二周期数量而产生第二计数值，并根据第二计数值与系数值输出第二时钟信号。延迟调节电路根据第一时钟信号决定是否控制第一计数器以延迟输出第一时钟信号。
-
公开(公告)号：CN115078956A
公开(公告)日：2022-09-20
申请号：CN202110260858.1
申请日：2021-03-10
Applicant: 瑞昱半导体股份有限公司
IPC: G01R31/28
Abstract: 一种测试电路，包括多个常态正反器以及一改良式正反器。该多个常态正反器各自包括一第一输入脚位、一第二输入脚位以及一第一输出脚位，并用以根据一扫描致能信号选择性地暂存该第一输入脚位的输入值或该第二输入脚位的输入值。该改良式正反器包括分别耦接于一黑盒子电路、该多个常态正反器与多个组合逻辑电路的一第三输入脚位、一第四输入脚位以及一第二输出脚位，并用以根据一扫描测试模式信号选择性地暂存该第三输入脚位的输入值或者该第四输入脚位的输入值。
-
-
Search Results
3
records
(took 0.021 seconds)
