一种基于特征融合轻量化的妆容迁移方法

    公开(公告)号:CN119006268A

    公开(公告)日:2024-11-22

    申请号:CN202411023212.1

    申请日:2024-07-29

    Abstract: 本发明涉及计算机图形学处理技术领域,具体涉及一种基于特征融合轻量化的妆容迁移方法,本发明设计一个轻量化特征融合模块,以聚合妆容风格的高级信息和低级细节特征,获得更准确更丰富的化妆特征;提出一种轻量化的注意力机制对参考图像和源图像之间的依赖性进行建模;并设计轻量化图像重建模块来减少模型参数量,所提出方法在确保妆容转移的精准度同时,大幅减轻模型负载与计算负担,缩短处理周期。本发明提出的妆容迁移方法不仅显著提升了妆容转移的精准度,而且大幅减轻了模型的负载与计算负担,有效缩短了处理周期,极大地拓展了妆容迁移技术的应用场景,使其在更多领域展现出强大的实用性和潜力,从而解决了现有的妆容迁移方法精准度较低的问题。

    一种基于矩阵编码的编码层隐秘通信方法

    公开(公告)号:CN114745107B

    公开(公告)日:2024-06-14

    申请号:CN202210288167.7

    申请日:2022-03-22

    Abstract: 本发明公开了一种基于矩阵编码的编码层隐秘通信方法,针对在编码层中秘密信息进行硬判决译码时误码率高的问题。该发明含有如下步骤:1、信源信息s进行卷积编码得到载体信息m;2、秘密信息si进行卷积编码得到编码后的秘密信息sc,根据与接收端共享的密钥得到嵌入位置,将编码后的秘密信息sc采用矩阵编码的嵌入方式嵌入到载体信息m中;3、将嵌有秘密信息的载体信息进行调制,发送至接收端;4、隐秘通信接收端的用户通过提前共享的密钥得到载体信息中嵌入秘密信息的位置,提取出嵌有秘密信息的载体信息;5、将4提取到的信息进行量化后进行卷积码的软判决译码。该技术能够提高隐秘通信系统的性能。

    一种SDN下ARP协议的泛洪抑制方法

    公开(公告)号:CN113382008B

    公开(公告)日:2022-03-25

    申请号:CN202110663842.5

    申请日:2021-06-16

    Abstract: 本发明公开一种SDN下ARP协议的泛洪抑制方法,在SDN控制器里面加一个ARP请求的缓冲表,记录这个ARP请求包的源IP及目的IP信息以及该包已经在哪些交换机中进行了转发。ARP新请求包进入到SDN交换机时,交换机会将该包上报到控制器,控制器查阅该表,如果查阅到该ARP包相关的表项,则表明该ARP包在近期已经转发过,即不再转发,这样就抑制了ARP泛洪导致的数据风暴问题。

    一种基于III-V族化合物半导体工艺的宽带有源移相器

    公开(公告)号:CN113452345A

    公开(公告)日:2021-09-28

    申请号:CN202110664157.4

    申请日:2021-06-16

    Abstract: 本发明提供一种基于III‑V族化合物半导体工艺的宽带有源移相器,属于集成电路技术领域。该移相器提出偏置运算单元以解决III‑V族化合物半导体工艺无法应用经典移相器结构的问题,即吉尔伯特偏置运算单元通过CCVS单元将I/Q两路电流转换成晶体管基极电压,再通过VCCS单元控制晶体管作差运算转换得到数控电流叠加单元输出的I/Q电流比值关系,最后偏置电流控制单元完成对I/Q正交信号合成矢量的象限选择及模拟加法器的电流控制,实现了吉尔伯特单元尾电流的精准调控;并同时提出有源跨导‑结电容多相滤波(gm‑Cbc PPF)结构增强移相器的带宽,最终可实现n bit的相位精度控制,且具有移相精度高、插入损耗低、面积小、工作带宽大且可调等优势。

    一种SDN下ARP协议的泛洪抑制方法

    公开(公告)号:CN113382008A

    公开(公告)日:2021-09-10

    申请号:CN202110663842.5

    申请日:2021-06-16

    Abstract: 本发明公开一种SDN下ARP协议的泛洪抑制方法,在SDN控制器里面加一个ARP请求的缓冲表,记录这个ARP请求包的源IP及目的IP信息以及该包已经在哪些交换机中进行了转发。ARP新请求包进入到SDN交换机时,交换机会将该包上报到控制器,控制器查阅该表,如果查阅到该ARP包相关的表项,则表明该ARP包在近期已经转发过,即不再转发,这样就抑制了ARP泛洪导致的数据风暴问题。

    基于FPGA的网络数据包过滤方法

    公开(公告)号:CN104283742B

    公开(公告)日:2017-08-08

    申请号:CN201410619192.4

    申请日:2014-11-05

    Abstract: 本发明公开一种基于FPGA的网络数据包过滤方法,先采集网络数据包,并将其存储到一个数据缓冲器中,再对其头部信息进行提取,接着将提取到的相关信息存入SRAM中,与此同时将提取到IP地址作为访问SDRAM的地址去读取过滤控制位信息,得出明确通过与否信号,对数据缓冲器中数据让其通过与否,查询成功则数据转发,否则丢弃。通过上位机配置过滤规则集为IP数据包格式以DMA方式传输到底层FPGA中,通过解析并将过滤控制位信息写入SDRAM中,用于过滤查询。上述设计充分发挥FPGA硬件快速并行计算优势,满足线速过滤要求,实现高速网络数据包过滤和统计显示数据流相关信息。

Patent Agency Ranking