公开(公告)号：CN102790087B

公开(公告)日：2014-10-29

申请号：CN201210248776.6

申请日：2012-07-18

申请人： 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

发明人： 张波 ,  樊航 ,  蒋苓利 ,  吴道训 ,  何川

IPC分类号： H01L29/78 ,  H01L29/06

摘要： 一种具有ESD保护功能的nLDMOS器件，属于电子技术领域。本发明在常规nLDMOS器件的漂移区和漏极接触区之间引入制作低压器件的P阱与N阱，迫使ESD电流流经器件更深区域，降低ESD应力下的尖峰功率密度，避免电流集中于器件表面，在大幅改善漏端鸟嘴处的可靠性基础上，改善了器件的散热均匀性，从而提高了器件ESD保护能力。本发明与Bipolar CMOS DMOS工艺兼容，不会不显著增加器件成本。

公开(公告)号：CN102832213B

公开(公告)日：2014-10-29

申请号：CN201210317015.1

申请日：2012-08-31

申请人： 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

发明人： 蒋苓利 ,  张波 ,  何川 ,  吴道训 ,  樊航

IPC分类号： H01L27/02 ,  H01L29/739

摘要： 一种具有ESD保护功能的LIGBT器件，属于功率半导体器件技术领域。本发明在不增加掩膜板和工艺步骤的前提下，通过器件结构和版图优化，提供一种具有ESD保护功能的LIGBT器件。本发明与传统的IGBT器件的不同之处在于本发明不仅在阳极终结端（沟道宽度方向）设置了结终端N+掺杂的N阱接触区（14），并且在P+掺杂的阳极区（9）周围设置了N+掺杂的N阱接触区（8）这种器件结构及版图优化减小了N型缓冲区的寄生电阻，器件寄生PNP管的开启电压有所增加，失效电流较传统IGBT器件单元有20%的显著提高。

公开(公告)号：CN102832213A

公开(公告)日：2012-12-19

申请号：CN201210317015.1

申请日：2012-08-31

申请人： 电子科技大学

发明人： 蒋苓利 ,  张波 ,  何川 ,  吴道训 ,  樊航

IPC分类号： H01L27/02 ,  H01L29/739

摘要： 一种具有ESD保护功能的LIGBT器件，属于功率半导体器件技术领域。本发明在不增加掩膜板和工艺步骤的前提下，通过器件结构和版图优化，提供一种具有ESD保护功能的LIGBT器件。本发明与传统的IGBT器件的不同之处在于本发明不仅在阳极终结端（沟道宽度方向）设置了结终端N+掺杂的N阱接触区（14），并且在P+掺杂的阳极区（9）周围设置了N+掺杂的N阱接触区（8）这种器件结构及版图优化减小了N型缓冲区的寄生电阻，器件寄生PNP管的开启电压有所增加，失效电流较传统IGBT器件单元有20%的显著提高。

公开(公告)号：CN102790087A

公开(公告)日：2012-11-21

申请号：CN201210248776.6

申请日：2012-07-18

申请人： 电子科技大学

发明人： 张波 ,  樊航 ,  蒋苓利 ,  吴道训 ,  何川

IPC分类号： H01L29/78 ,  H01L29/06

摘要： 一种具有ESD保护功能的nLDMOS器件，属于电子技术领域。本发明在常规nLDMOS器件的漂移区和漏极接触区之间引入制作低压器件的P阱与N阱，迫使ESD电流流经器件更深区域，降低ESD应力下的尖峰功率密度，避免电流集中于器件表面，在大幅改善漏端鸟嘴处的可靠性基础上，改善了器件的散热均匀性，从而提高了器件ESD保护能力。本发明与Bipolar CMOS DMOS工艺兼容，不会不显著增加器件成本。

公开(公告)号：CN102544001B

公开(公告)日：2014-04-09

申请号：CN201210068334.3

申请日：2012-03-15

申请人： 电子科技大学

发明人： 张波 ,  樊航 ,  蒋苓利 ,  吴道训 ,  何川

IPC分类号： H01L27/02 ,  H02H9/02

摘要： 一种为集成电路I/O端口提供全模式ESD保护的SCR结构，属电子技术领域。包括衬底表面的一个P阱区、两个N阱区、三个P+区和五个N+区，P阱区夹于两个N阱区之间，第一N+区和第一P+区位于第一N阱区中，且与外部芯片I/O端口相连；第二N+区和第二P+区位于第二N阱区中，且与外部芯片电源VDD轨相连；第三N+区和第三P+区位于P阱区中，且与外部芯片电源VSS轨相连；第四N+区位于第一N阱区和P阱区顶部相连的区域，第五N+区位于P阱区和第二N阱区顶部相连的区域；第一、第二多晶硅区位于P阱区表面，第一、第二多晶硅区与外部芯片电源VSS轨相连。本发明利用单个器件为I/O端口提供所有模式的ESD保护，能够有效的减小保护器件在芯片中所占的面积和有效减小寄生电容。

公开(公告)号：CN102544115B

公开(公告)日：2013-12-11

申请号：CN201210068248.2

申请日：2012-03-15

申请人： 电子科技大学

发明人： 蒋苓利 ,  张波 ,  吴道训 ,  何川 ,  樊航

IPC分类号： H01L29/87 ,  H01L29/06

CPC分类号： H01L29/87

摘要： 一种低触发电压高镇流电阻的SCR ESD保护器件，属于电子技术领域。本发明利用重掺杂区与衬底区在垂直方向的触发，成功将雪崩击穿由器件表面转移到器件内部；通过增加STI隔离区，消除silicide工艺的不利影响，有效提高了ESD保护器件的镇流(ballast)电阻。

公开(公告)号：CN102544115A

公开(公告)日：2012-07-04

申请号：CN201210068248.2

申请日：2012-03-15

申请人： 电子科技大学

发明人： 蒋苓利 ,  张波 ,  吴道训 ,  何川 ,  樊航

IPC分类号： H01L29/87 ,  H01L29/06

CPC分类号： H01L29/87

摘要： 一种低触发电压高镇流电阻的SCR ESD保护器件，属于电子技术领域。本发明利用重掺杂区与衬底区在垂直方向的触发，成功将雪崩击穿由器件表面转移到器件内部；通过增加STI隔离区，消除silicide工艺的不利影响，有效提高了ESD保护器件的镇流(ballast)电阻。

公开(公告)号：CN102544001A

公开(公告)日：2012-07-04

申请号：CN201210068334.3

申请日：2012-03-15

申请人： 电子科技大学

发明人： 张波 ,  樊航 ,  蒋苓利 ,  吴道训 ,  何川

IPC分类号： H01L27/02 ,  H02H9/02

摘要： 一种为集成电路I/O端口提供全模式ESD保护的SCR结构，属电子技术领域。包括衬底表面的一个P阱区、两个N阱区、三个P+区和五个N+区，P阱区夹于两个N阱区之间，第一N+区和第一P+区位于第一N阱区中，且与外部芯片I/O端口相连；第二N+区和第二P+区位于第二N阱区中，且与外部芯片电源VDD轨相连；第三N+区和第三P+区位于P阱区中，且与外部芯片电源VSS轨相连；第四N+区位于第一N阱区和P阱区顶部相连的区域，第五N+区位于P阱区和第二N阱区顶部相连的区域；第一、第二多晶硅区位于P阱区表面，第一、第二多晶硅区与外部芯片电源VSS轨相连。本发明利用单个器件为I/O端口提供所有模式的ESD保护，能够有效的减小保护器件在芯片中所占的面积和有效减小寄生电容。