-
公开(公告)号：CN111610432A
公开(公告)日：2020-09-01
申请号：CN202010483804.7
申请日：2020-06-01
申请人： 电子科技大学
摘要： 一种印制电路内层线路损耗测试结构，属于印制电路板制造技术领域。所述损耗测试结构包括依次设置的第一参考层、第一基板介质层、内层信号传输线组、空气介质、第二基板介质层和第二参考层；其特征在于，所述内层信号传输线组包括长蛇形差分传输线，以及与长蛇形差分传输线垂直的短蛇形差分传输线。本发明通过调整线路图形，有效克服了现有线路损耗测试板由于走线分布，导致板材利用率低、体积过大的缺点；同时，在内层信号传输线组上方制作镂空结构，形成内层微带线的结构，以空气代替了原有介质层，减小了介质损耗。与现有技术相比，本发明具有制作流程简单、成本低、性能好等优点。
-
公开(公告)号：CN110444364B
公开(公告)日：2021-03-30
申请号：CN201910803515.8
申请日：2019-08-28
申请人： 电子科技大学
摘要： 本发明涉及一种叠层磁性薄膜，包括2n层磁芯结构，n为正整数，且n≥1，所述2n层磁芯结构包括交替设置的Ni‑Co磁芯层和Ni‑Fe‑W磁芯层。本发明通过依次连续设置的软磁Ni‑Fe‑W合金和Ni‑Co合金，来提高磁芯薄膜磁性能，从而获得高磁性且损耗不会过大的叠层磁性薄膜，以便有效提升电感元件的电感值，保证较高的品质因子和磁芯薄膜稳定性。该制备工艺简单、可靠性强、生产成本低，有利于产业化发展。此外，本发明还涉及一种叠层磁性薄膜的制备方法。
-
公开(公告)号：CN117111001A
公开(公告)日：2023-11-24
申请号：CN202310749471.1
申请日：2023-06-21
申请人： 杭州电子科技大学
IPC分类号： G01S7/40
摘要： 本发明公开了一种转发式高逼真扩展目标实时模拟方法及系统，本发明方法如下：接收天线接收雷达发射信号，通过射频下变频模块将接收到的雷达发射信号变为中频信号；高速信号采集模块对射频下变频后的中频信号进行高速采集，将模拟信号转换为数字信号，数字信号进行串并转换后得到8路并行的数字信号输出；FPGA信号处理模块对8路并行的数字信号进行检测、存储并调制，得到扩展目标回波信号；高速数模变换模块先将所述的扩展目标回波信号并串转换以满足高速数模变换的要求，再进行数模变换，将数字信号变为模拟信号；射频上变频模块对得到的模拟信号进行上变频，将中频信号变为射频信号，通过发射天线进行发射。
-
公开(公告)号：CN111610432B
公开(公告)日：2021-06-01
申请号：CN202010483804.7
申请日：2020-06-01
申请人： 电子科技大学
摘要： 一种印制电路内层线路损耗测试结构，属于印制电路板制造技术领域。所述损耗测试结构包括依次设置的第一参考层、第一基板介质层、内层信号传输线组、空气介质、第二基板介质层和第二参考层；其特征在于，所述内层信号传输线组包括长蛇形差分传输线，以及与长蛇形差分传输线垂直的短蛇形差分传输线。本发明通过调整线路图形，有效克服了现有线路损耗测试板由于走线分布，导致板材利用率低、体积过大的缺点；同时，在内层信号传输线组上方制作镂空结构，形成内层微带线的结构，以空气代替了原有介质层，减小了介质损耗。与现有技术相比，本发明具有制作流程简单、成本低、性能好等优点。
-
公开(公告)号：CN110444364A
公开(公告)日：2019-11-12
申请号：CN201910803515.8
申请日：2019-08-28
申请人： 电子科技大学
摘要： 本发明涉及一种叠层磁性薄膜，包括2n层磁芯结构，n为正整数，且n≥1，所述2n层磁芯结构包括交替设置的Ni-Co磁芯层和Ni-Fe-W磁芯层。本发明通过依次连续设置的软磁Ni-Fe-W合金和Ni-Co合金，来提高磁芯薄膜磁性能，从而获得高磁性且损耗不会过大的叠层磁性薄膜，以便有效提升电感元件的电感值，保证较高的品质因子和磁芯薄膜稳定性。该制备工艺简单、可靠性强、生产成本低，有利于产业化发展。此外，本发明还涉及一种叠层磁性薄膜的制备方法。
-
公开(公告)号：CN109920640A
公开(公告)日：2019-06-21
申请号：CN201910267481.5
申请日：2019-04-03
申请人： 电子科技大学
摘要： 一种在印制电路板平面集成薄膜磁芯电感的方法及相关薄膜磁芯电感，属于印制电路技术领域。本发明利用耐高温金属作为磁芯薄膜的载体和电感结构的牺牲层，然后基于层压技术将沉积有磁芯薄膜的耐高温金属载体与形成有空心电感的印制电路板压合，再蚀刻去除耐高温金属而保留磁芯薄膜，并根据需要实现磁芯薄膜的图形化，从而实现了标准化薄膜磁芯电感产品的制作。运用本方法得到的磁芯薄膜粘接在形成有空心电感的印制电路板表面，实现了微电感器件在印制电路板上的平面集成。本发明提供的工艺能够与PCB工艺相兼容，易于实现产业化生产，非常有利于微电感器件在集成稳压、电源模块和传感器等方面的应用。
-
公开(公告)号：CN109243780A
公开(公告)日：2019-01-18
申请号：CN201811328665.X
申请日：2018-11-09
申请人： 电子科技大学
摘要： 一种印制电路薄膜电感元件及其制备方法，属于集成电感技术领域。本发明通过改进磁芯结构，设计分立的薄膜磁芯作为磁性单元在绝缘基板上整齐排列形成阵列型磁芯层，在通电状态下，电流流经该电感结构的导电线路时，将更多的磁场能量束缚在微电感系统中，增强磁流密度，明显减少漏磁，增强磁回路，进而显著提高了系统的电感值；同时分离的薄膜磁芯彼此绝缘且作为独立的闭合单元，使得穿过绝缘层的磁场能量降低，寄生电容和涡流损耗减少，进而大幅度降低电感系统的能量损耗，进一步有利于缓解漏磁现象以提高电感的感值，提高电感系统的品质因数。此外，本发明提供电感元件的制备方法工艺简单、可靠性强、生产成本低，有利于产业化发展。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.026 秒)
