-
公开(公告)号：CN114864692A
公开(公告)日：2022-08-05
申请号：CN202210169851.3
申请日：2022-02-23
申请人： 西安电子科技大学
IPC分类号： H01L29/78 , H01L23/552 , H01L29/06 , H01L21/336
摘要： 本发明涉及一种抗辐照FDSOI场效应管及其制备方法，衬底、埋氧层、顶层硅、栅氧化层、高K介质层、栅极，该栅极的两侧分别为左右侧墙，该顶层硅内的左右侧墙的下方为两个轻掺杂源漏区，靠近左侧墙的埋氧层上方为加固源区，靠近右侧墙的埋氧层上方为漏区，衬底和埋氧层之间设有背平面阱，背平面阱中自左向右依次插有第一浅槽隔离区、第二浅槽隔离区和第三浅槽隔离区，该第二浅槽隔离区和第三浅槽隔离区位于埋氧层的两侧，该第一浅槽隔离区与第二浅槽隔离区之间设有背栅；加固源区和漏区采用源区抬起和漏区抬起的方式。加固源区在不增加器件的面积的情况下可有效抑制FDSOI器件的总剂量效应。本发明由于在常规SOI场效应管的基础上引出了背栅，增加了源漏抬高区域，降低源漏串联电阻，提高器件的性能。
-
公开(公告)号：CN112397504B
公开(公告)日：2024-04-30
申请号：CN202011280765.7
申请日：2020-11-16
申请人： 西安电子科技大学
IPC分类号： H01L27/02
摘要： 本发明公开了一种用于40纳米5V‑CMOS电路的ESD防护装置，包括：P型衬底，P型衬底上设置有相邻的N阱和P阱；其中，N阱内从左至右依次设有第一N+注入区、第一浅沟槽隔离区以及第一P+注入区；N阱和P阱之间跨接有第二P+注入区，第一P+注入区和第二P+注入区之间的表面设有第一栅氧化层区；P阱内从左至右依次设有第二N+注入区、第三N+注入区、第二浅沟槽隔离区以及第三P+注入区，第二N+注入区与第三N+注入区之间的表面设有第二栅氧化层区；第二P+注入区与第二N+注入区之间设有第三浅沟槽隔离区。本发明提供的ESD防护装置降低了器件触发电压，提高了维持电压，克服了传统LVTSCR器件结构的闩锁和潜在失效问题，同时优化了器件的过冲电压特性。
-
公开(公告)号：CN115939131A
公开(公告)日：2023-04-07
申请号：CN202310153273.9
申请日：2023-02-22
申请人： 电子科技大学
IPC分类号： H01L27/02
摘要： 本发明属于静电防护技术领域，具体提供一种用于高压集成电路ESD防护的窄窗口SCR器件，用以满足实际ESD防护中低触发电压、高维持电压器件的设计需求。本发明通过在传统SCR结构内部嵌入两个MOS管的方式，为SCR路径提供额外的分流路径，达到有效提升器件维持电压的作用；其一，通过内嵌PMOS辅助触发，并去除传统SCR结构N阱中的N+注入区的方式，形成基区浮空的寄生PNP三极管，达到降低器件触发电压，缩窄ESD防护窗口的目的；其二，进一步通过增加寄生NPN三极管基区串联电阻的方式，降低器件触发电压和开启速度，达到缩窄ESD窗口的设计目标；同时增加了NPN三极管Q5并联路径，在不损失版图面积的前提下，优化了器件导通电阻和ESD鲁棒性。
-
公开(公告)号：CN112397504A
公开(公告)日：2021-02-23
申请号：CN202011280765.7
申请日：2020-11-16
申请人： 西安电子科技大学
IPC分类号： H01L27/02
摘要： 本发明公开了一种用于40纳米5V‑CMOS电路的ESD防护装置，包括：P型衬底，P型衬底上设置有相邻的N阱和P阱；其中，N阱内从左至右依次设有第一N+注入区、第一浅沟槽隔离区以及第一P+注入区；N阱和P阱之间跨接有第二P+注入区，第一P+注入区和第二P+注入区之间的表面设有第一栅氧化层区；P阱内从左至右依次设有第二N+注入区、第三N+注入区、第二浅沟槽隔离区以及第三P+注入区，第二N+注入区与第三N+注入区之间的表面设有第二栅氧化层区；第二P+注入区与第二N+注入区之间设有第三浅沟槽隔离区。本发明提供的ESD防护装置降低了器件触发电压，提高了维持电压，克服了传统LVTSCR器件结构的闩锁和潜在失效问题，同时优化了器件的过冲电压特性。
-
公开(公告)号：CN111710673A
公开(公告)日：2020-09-25
申请号：CN202010469914.8
申请日：2020-05-28
申请人： 西安电子科技大学
IPC分类号： H01L27/02
摘要： 本发明公开了一种具有闩锁免疫特性的EP-LVTSCR器件，包括：P型衬底，所述P型衬底上包括有相邻的N阱和P阱；其中，所述N阱内从左至右依次设有第一N+注入区、第一P+注入区和第二P+注入区，所述第一P+注入区和所述第二P+注入区之间的表面设有第一栅氧化层区；所述P阱内从左至右依次设有第二N+注入区、第三P+注入区；所述N阱和所述P阱之间跨接有第三N+注入区，所述第三N+注入区表面设有SAB层；所述第三N+注入区与所述第二N+注入区之间的表面设有第二栅氧化层区；所述第二P+注入区与所述第三N+注入区之间设有第一浅沟槽隔离区。本发明提供的EP-LVTSCR器件降低了触发电压，提高了维持电压，克服了传统LVTSCR器件结构的闩锁问题。
-
公开(公告)号：CN111710673B
公开(公告)日：2023-07-21
申请号：CN202010469914.8
申请日：2020-05-28
申请人： 西安电子科技大学
IPC分类号： H01L27/02
摘要： 本发明公开了一种具有闩锁免疫特性的EP‑LVTSCR器件，包括：P型衬底，所述P型衬底上包括有相邻的N阱和P阱；其中，所述N阱内从左至右依次设有第一N+注入区、第一P+注入区和第二P+注入区，所述第一P+注入区和所述第二P+注入区之间的表面设有第一栅氧化层区；所述P阱内从左至右依次设有第二N+注入区、第三P+注入区；所述N阱和所述P阱之间跨接有第三N+注入区，所述第三N+注入区表面设有SAB层；所述第三N+注入区与所述第二N+注入区之间的表面设有第二栅氧化层区；所述第二P+注入区与所述第三N+注入区之间设有第一浅沟槽隔离区。本发明提供的EP‑LVTSCR器件降低了触发电压，提高了维持电压，克服了传统LVTSCR器件结构的闩锁问题。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.02 秒)
