-
公开(公告)号：CN106031162B
公开(公告)日：2020-03-20
申请号：CN201580010326.5
申请日：2015-02-24
申请人： 索尼公司
摘要： 本技术涉及能够实现更容易的且更加多样化的数据输出的摄像元件、控制方法和摄像装置。根据本技术的一方面，针对各列而分配有多个用于传输从像素读取的像素信号的信号线。针对各列的所述多个信号线，分别分配有相互不同的在读取像素信号时的像素信号读取模式。针对被连接至与所述像素信号读取模式对应的像素的所述像素阵列中的各列，在所述像素信号读取模式下从被连接至与该像素信号读取模式对应的信号线的像素读取像素信号，并且所读取的像素信号通过该信号线而被传输。本技术可以被应用于例如摄像元件或摄像装置。
-
公开(公告)号：CN101783891B
公开(公告)日：2013-03-13
申请号：CN201010003811.9
申请日：2010-01-13
申请人： 索尼公司
IPC分类号： H04N5/365 , H04N5/374 , H04N5/3745 , H04N9/04
CPC分类号： H04N9/045 , H01L27/14645 , H04N5/3658 , H04N5/3742 , H04N5/3745
摘要： 本发明涉及成像装置及其控制方法和照相机。成像装置包括：像素部分，具有以矩阵形式排列的多个像素电路；信号处理部分，处理从像素部分读取的输出信号。像素部分包括第一输出信号线、连接到第一输出信号线的至少一个第一颜色像素电路、第二输出信号线、和沿第一颜色像素电路的行方向与第一颜色像素电路相邻并连接到第二输出信号线的至少一个第二颜色像素电路。信号处理部分包括：第一信号处理电路、第二信号处理电路、选择电路、第一电流源、第二电流源、电流源选择电路、第一连接节点和第二连接节点。
-
公开(公告)号：CN102047563A
公开(公告)日：2011-05-04
申请号：CN200980119822.9
申请日：2009-06-04
申请人： 索尼公司
CPC分类号： H04N5/357 , H03M1/0658 , H03M1/08 , H03M1/1023 , H03M1/1205 , H03M1/123 , H03M1/129 , H03M1/34 , H03M1/56 , H03M1/745 , H04N5/335 , H04N5/37455 , H04N5/378
摘要： 一种参考信号比较型AD转换方法，在该方法中，对像素信号电压Vx的P阶段和D阶段中的每一者都与参考信号SLP_ADC进行比较。根据该比较结果来对计数时钟CKcnt1进行计数。将计数结果数据转换成表示P阶段与D阶段之差的信号数据Dsig，并且还对该信号数据Dsig进行CDS处理。此时，对像素信号电压Vx的P阶段和D阶段每一者都重复执行n位AD转换W次，然后进行求和以执行数字积分。这避免了在模拟领域中进行求和时会引起的任何可能的不利影响。尽管信号数据增大了W倍，但噪声很可能仅增大倍。这缓解了在模拟领域中不会存在的由于AD转换而产生的诸如量化噪声和电路噪声等随机噪声的问题，从而降低了噪声。
-
公开(公告)号：CN110312087B
公开(公告)日：2021-05-14
申请号：CN201910185265.6
申请日：2015-02-24
申请人： 索尼公司
摘要： 本发明涉及摄像元件、控制方法和摄像装置。其中，摄像元件可包括：像素阵列；多个A/D转换器，被配置成：分配给像素阵列中的各列，并且对从该列的像素读取的像素信号执行A/D转换；多个锁存器，被配置成：分配给各个A/D转换器，并且存储已经被A/D转换器执行了A/D转换的像素信号；以及控制部，被配置成进行控制以使得：针对像素阵列的各列从要被处理的行的像素读取像素信号；利用被分配给该列的A/D转换器，对从像素读取的像素信号执行A/D转换；已经被A/D转换器执行了A/D转换的像素信号根据像素信号的读取模式而被存储到对应于A/D转换器的多个锁存器中的一个锁存器或全部锁存器中；根据模式，读取存储于多个锁存器中的一个锁存器或全部锁存器中的像素信号。
-
公开(公告)号：CN110312087A
公开(公告)日：2019-10-08
申请号：CN201910185265.6
申请日：2015-02-24
申请人： 索尼公司
摘要： 本发明涉及摄像元件、控制方法和摄像装置。其中，摄像元件可包括：像素阵列；多个A/D转换器，被配置成：分配给像素阵列中的各列，并且对从该列的像素读取的像素信号执行A/D转换；多个锁存器，被配置成：分配给各个A/D转换器，并且存储已经被A/D转换器执行了A/D转换的像素信号；以及控制部，被配置成进行控制以使得：针对像素阵列的各列从要被处理的行的像素读取像素信号；利用被分配给该列的A/D转换器，对从像素读取的像素信号执行A/D转换；已经被A/D转换器执行了A/D转换的像素信号根据像素信号的读取模式而被存储到对应于A/D转换器的多个锁存器中的一个锁存器或全部锁存器中；根据模式，读取存储于多个锁存器中的一个锁存器或全部锁存器中的像素信号。
-
公开(公告)号：CN106031162A
公开(公告)日：2016-10-12
申请号：CN201580010326.5
申请日：2015-02-24
申请人： 索尼公司
摘要： 本技术涉及能够实现更容易的且更加多样化的数据输出的摄像元件、控制方法和摄像装置。根据本技术的一方面，针对各列而分配有多个用于传输从像素读取的像素信号的信号线。针对各列的所述多个信号线，分别分配有相互不同的在读取像素信号时的像素信号读取模式。针对被连接至与所述像素信号读取模式对应的像素的所述像素阵列中的各列，在所述像素信号读取模式下从被连接至与该像素信号读取模式对应的信号线的像素读取像素信号，并且所读取的像素信号通过该信号线而被传输。本技术可以被应用于例如摄像元件或摄像装置。
-
公开(公告)号：CN104010145A
公开(公告)日：2014-08-27
申请号：CN201410058219.7
申请日：2014-02-20
申请人： 索尼公司
CPC分类号： H04N5/378 , H04N5/351 , H04N5/3598
摘要： 本发明公开了电子设备、控制方法和图像传感器。所述电子设备包括：输出参考信号的参考信号输出部；把从像素输出的电信号与所述参考信号进行比较的比较器；求得计数值作为所述电信号的AD转换结果的计数器，所述计数值是通过对所述参考信号发生变换直至所述电信号与所述参考信号彼此一致时所花费的时间进行计数获得的；和自动调零控制部，所述自动调零控制部进行控制以使得在所述像素被复位的复位期间内完成用于设定所述比较器的自动调零处理，以此获得表示供给至所述比较器的两个输入信号彼此一致的比较结果。根据本发明，能够容易地抑制图像质量的降低。
-
公开(公告)号：CN102047563B
公开(公告)日：2014-06-04
申请号：CN200980119822.9
申请日：2009-06-04
申请人： 索尼公司
CPC分类号： H04N5/357 , H03M1/0658 , H03M1/08 , H03M1/1023 , H03M1/1205 , H03M1/123 , H03M1/129 , H03M1/34 , H03M1/56 , H03M1/745 , H04N5/335 , H04N5/37455 , H04N5/378
摘要： 一种参考信号比较型AD转换方法，在该方法中，对像素信号电压Vx的P阶段和D阶段中的每一者都与参考信号SLP_ADC进行比较。根据该比较结果来对计数时钟CKcnt1进行计数。将计数结果数据转换成表示P阶段与D阶段之差的信号数据Dsig，并且还对该信号数据Dsig进行CDS处理。此时，对像素信号电压Vx的P阶段和D阶段每一者都重复执行n位AD转换W次，然后进行求和以执行数字积分。这避免了在模拟领域中进行求和时会引起的任何可能的不利影响。尽管信号数据增大了W倍，但噪声很可能仅增大倍。这缓解了在模拟领域中不会存在的由于AD转换而产生的诸如量化噪声和电路噪声等随机噪声的问题，从而降低了噪声。
-
公开(公告)号：CN101783891A
公开(公告)日：2010-07-21
申请号：CN201010003811.9
申请日：2010-01-13
申请人： 索尼公司
IPC分类号： H04N5/335 , H04N3/15 , H04N5/217 , H04N5/225 , H01L27/146
CPC分类号： H04N9/045 , H01L27/14645 , H04N5/3658 , H04N5/3742 , H04N5/3745
摘要： 本发明涉及成像装置及其控制方法和照相机。成像装置包括：像素部分，具有以矩阵形式排列的多个像素电路；信号处理部分，处理从像素部分读取的输出信号。像素部分包括第一输出信号线、连接到第一输出信号线的至少一个第一颜色像素电路、第二输出信号线、和沿第一颜色像素电路的行方向与第一颜色像素电路相邻并连接到第二输出信号线的至少一个第二颜色像素电路。信号处理部分包括：第一信号处理电路、第二信号处理电路、选择电路、第一电流源、第二电流源、电流源选择电路、第一连接节点和第二连接节点。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.033 秒)