一种单端输入的低功耗同步寄存器型逐次逼近ADC

    公开(公告)号:CN109639282A

    公开(公告)日:2019-04-16

    申请号:CN201811252034.4

    申请日:2018-10-25

    IPC分类号: H03M1/46 H03M1/08 H03M1/00

    CPC分类号: H03M1/468 H03M1/002 H03M1/08

    摘要: 本发明涉及一种单端输入的低功耗同步寄存器型逐次逼近ADC,包括:自举开关(1)、差分电容阵列(2)、比较器(3)、SAR逻辑控制器(4)和输出寄存器(5);其中,差分电容阵列(2)分别连接比较器(3)和SAR逻辑控制器(4);差分电容阵列(2)通过自举开关(1)连接输入端;比较器(3)连接SAR逻辑控制器(4);SAR控制器(4)连接输出寄存器(5);输出寄存器(5)连接输出端。本发明提供的单端输入的低功耗同步寄存器型逐次逼近ADC,能够直接对单端信号进行处理,避免了额外的单端转差分电路,从而降低了设计难度,减少了电路面积,降低了功耗;而且能够在转换过程中保证比较器的共模电压基本稳定在参考电压Vcm附近,从而降低比较器的动态失调,提高电路整体精度。

    一种低噪声运算放大器
    3.
    发明公开

    公开(公告)号:CN107681983A

    公开(公告)日:2018-02-09

    申请号:CN201710817186.3

    申请日:2017-09-12

    IPC分类号: H03F1/26 H03F3/45 H03M1/08

    摘要: 本发明涉及一种低噪声的运算放大器,相比于传统的套筒式运放,所述新型低噪声运放可以在保持相同直流增益的情况下,减小31.25%的输入相关噪声,并且不会使电路结构变的更复杂。所述新型低噪声运放有两种结构,主要方法是使用电阻R代替原有的MOS管,这种结构也称之为源级退化电阻,本质上是利用电阻的噪声代替MOS管的噪声。因为一般认为MOS管的噪声组成主要包括热噪声,闪烁噪声等,而电阻的噪声组成只有热噪声,所以用电阻代替MOS管可以降低整体运放的噪声。本发明尤其适用于低噪声的运算放大器。

    基于FPGA的编码器信号的滤波方法及滤波系统

    公开(公告)号:CN106571820A

    公开(公告)日:2017-04-19

    申请号:CN201610912014.X

    申请日:2016-10-19

    发明人: 王晶 袁再松

    IPC分类号: H03M1/08

    CPC分类号: H03M1/08

    摘要: 本发明公开了一种基于FPGA的编码器信号的滤波方法及滤波系统,基于FPGA的编码器信号的滤波方法包括以下步骤:S1、编码器输出1Vpp信号;S2、对所述1Vpp信号进行放大处理;S3、对放大后的1Vpp信号进行模数转换;S4、对模数转换后的1Vpp信号进行滤波处理;S5、查询出相位值并进行存储。本发明会对增量式编码器输出的1Vpp信号进行滤波处理,从而提高了信号准确度,方便对1Vpp信号进行算法补偿,使得相位计算更加准确。

    具有可调谐带宽的跟踪与保持架构

    公开(公告)号:CN103026630B

    公开(公告)日:2016-10-12

    申请号:CN201180036519.X

    申请日:2011-08-17

    IPC分类号: H03M1/12 H03M1/66

    CPC分类号: H03M1/08 H03M1/1215

    摘要: 模/数转换器ADC(400)将模拟输入信号X(t)转换为数字信号Y[n]。为完成此操作,除法器(402)将时钟信号CLK(具有频率Fs或周期Ts)划分成M个时钟信号(每一时钟信号具有频率Fs/M),所述M个时钟信号由延迟电路(418‑1到418‑M)交错且提供到ADC(410‑1到410‑M)。此允许ADC(410‑1到410‑M)中的每一者将所述模拟信号X(t)转换为数字信号X1(k)到X(k)。由校正电路(416‑1到416‑M)对数字信号X1(k)到XM(k)施加增益及DC偏移调整以产生数字信号Y[1]到Y[M],所述数字信号Y[1]到Y[M]可接着由多路复用器(408)多路复用以产生所述数字信号Y[N]。

    在交错和多信道模数转换器中降低信道间耦合的方法和装置

    公开(公告)号:CN103947119A

    公开(公告)日:2014-07-23

    申请号:CN201280055820.X

    申请日:2012-09-07

    IPC分类号: H03M3/00 H04J3/10

    CPC分类号: H03M1/08 H03M1/1225 H03M1/167

    摘要: 本发明涉及在交错和多信道模数转换器中降低信道间耦合的方法和装置。一种用于减少具有多个信道的电路中的信道间耦合的方法和相应的装置,包括注入随机确定抖动量到具有多个信道的电路的第一信道,注入抖动后,获得所述多个信道中的第二信道的输出信号。确定表示所述注入抖动和所述输出信号之间的相关程度的相关值;和减少由于与所述第一信道交叉耦合而施加到所述第二信道的电荷量。其中所减少的量被计算为所述相关值的函数。