公开(公告)号：CN102915761B

公开(公告)日：2016-01-20

申请号：CN201210428299.1

申请日：2012-10-31

申请人： 苏州大学

发明人： 张立军 ,  郑坚斌 ,  王子欧 ,  张其笑 ,  季爱明 ,  毛凌峰 ,  朱灿焰

IPC分类号： G11C11/413

摘要： 本发明提供了一种应用于存储单元的延时控制电路，包括：控制分压电路、选择电路以及下拉电路，当电压Vcc大于第一预设值时，下拉电路中的第一NMOS管以及第二NMOS管工作在饱和区，当电压Vcc小于第二预设值时，第二NMOS管工作在亚阈值区。本发明提供的延时控制电路能够在较低的工作电压时，保证第二NMOS工作在亚阈值区域，漏电流很小，可以实现对虚拟位线DBL的放电速度的降低，从而实现对灵敏放大器控制信号SAEN的延迟，可以保证SAEN信号到达时，存储阵列的读出BL和BLB有比较大的易于放大器读出的压差deltav，保证电路功能正确，没有逻辑错误。

公开(公告)号：CN102915761A

公开(公告)日：2013-02-06

申请号：CN201210428299.1

申请日：2012-10-31

申请人： 苏州大学

发明人： 张立军 ,  郑坚斌 ,  王子欧 ,  张其笑 ,  季爱明 ,  毛凌峰 ,  朱灿焰

IPC分类号： G11C11/413

摘要： 本发明提供了一种应用于存储单元的延时控制电路，包括：控制分压电路、选择电路以及下拉电路，当电压Vcc大于第一预设值时，下拉电路中的第一NMOS管以及第二NMOS管工作在饱和区，当电压Vcc小于第二预设值时，第二NMOS管工作在亚阈值区。本发明提供的延时控制电路能够在较低的工作电压时，保证第二NMOS工作在亚阈值区域，漏电流很小，可以实现对虚拟位线DBL的放电速度的降低，从而实现对灵敏放大器控制信号SAEN的延迟，可以保证SAEN信号到达时，存储阵列的读出BL和BLB有比较大的易于放大器读出的压差deltav，保证电路功能正确，没有逻辑错误。