-
公开(公告)号：CN102915761A
公开(公告)日：2013-02-06
申请号：CN201210428299.1
申请日：2012-10-31
申请人： 苏州大学
IPC分类号： G11C11/413
摘要： 本发明提供了一种应用于存储单元的延时控制电路，包括：控制分压电路、选择电路以及下拉电路，当电压Vcc大于第一预设值时，下拉电路中的第一NMOS管以及第二NMOS管工作在饱和区，当电压Vcc小于第二预设值时，第二NMOS管工作在亚阈值区。本发明提供的延时控制电路能够在较低的工作电压时，保证第二NMOS工作在亚阈值区域，漏电流很小，可以实现对虚拟位线DBL的放电速度的降低，从而实现对灵敏放大器控制信号SAEN的延迟，可以保证SAEN信号到达时，存储阵列的读出BL和BLB有比较大的易于放大器读出的压差deltav，保证电路功能正确，没有逻辑错误。
-
公开(公告)号：CN102522109A
公开(公告)日：2012-06-27
申请号：CN201110447634.8
申请日：2011-12-28
申请人： 苏州大学
IPC分类号： G11C7/12
摘要： 本发明公开了一种电源管理电路，连接在存储单元的输出端和地极之间，所述电源管理电路用以控制存储单元获得预定的电源电压以分别实现工作、休眠或保值状态，所述电源管理电路包括至少一个PMOS管，所述PMOS管的衬底连接电源端VCC，所述PMOS管的源极连接于所述存储单元的输出端，所述PMOS管的漏极连接于地极，所述PMOS管栅极和漏极在存储单元处于保值状态时连通，所述PMOS管栅极和漏极在存储单元处于工作或休眠状态时不连通。该电源管理电路在降低存储电路功耗的同时，还可以提高对数据的保持能力，同时该电源管理电路在电源端电压VCC降低的情况下，可以使得存储单元的轨到轨电压相对变大。
-
公开(公告)号：CN102915761B
公开(公告)日：2016-01-20
申请号：CN201210428299.1
申请日：2012-10-31
申请人： 苏州大学
IPC分类号： G11C11/413
摘要： 本发明提供了一种应用于存储单元的延时控制电路，包括：控制分压电路、选择电路以及下拉电路，当电压Vcc大于第一预设值时，下拉电路中的第一NMOS管以及第二NMOS管工作在饱和区，当电压Vcc小于第二预设值时，第二NMOS管工作在亚阈值区。本发明提供的延时控制电路能够在较低的工作电压时，保证第二NMOS工作在亚阈值区域，漏电流很小，可以实现对虚拟位线DBL的放电速度的降低，从而实现对灵敏放大器控制信号SAEN的延迟，可以保证SAEN信号到达时，存储阵列的读出BL和BLB有比较大的易于放大器读出的压差deltav，保证电路功能正确，没有逻辑错误。
-
公开(公告)号：CN102522829B
公开(公告)日：2014-02-26
申请号：CN201110447635.2
申请日：2011-12-28
申请人： 苏州大学
摘要： 本发明公开了一种电源管理电路，用以将预定电压提供给存储单元，所述电源管理电路包括第一晶体管、第二晶体管、第一输入端、第二输入端和输出端，所述第一晶体管的源极与电源端VCC连接，所述第一晶体管的栅极与第二晶体管的漏极共接且与第一输入端连接，所述第一晶体管的漏极与第二晶体管的源极共接且与输出端连接，所述第二晶体管的栅极与第二输入端连接，所述第一输入端和第二输入端提供逻辑控制信号。该电源管理电路在降低存储电路功耗的同时，还可以提高对数据的保持能力，同时该电源管理电路所占的面积小。
-
公开(公告)号：CN102522829A
公开(公告)日：2012-06-27
申请号：CN201110447635.2
申请日：2011-12-28
申请人： 苏州大学
摘要： 本发明公开了一种电源管理电路，用以将预定电压提供给存储单元，所述电源管理电路包括第一晶体管、第二晶体管、第一输入端、第二输入端和输出端，所述第一晶体管的源极与电源端VCC连接，所述第一晶体管的栅极与第二晶体管的漏极共接且与第一输入端连接，所述第一晶体管的漏极与第二晶体管的源极共接且与输出端连接，所述第二晶体管的栅极与第二输入端连接，所述第一输入端和第二输入端提供逻辑控制信号。该电源管理电路在降低存储电路功耗的同时，还可以提高对数据的保持能力，同时该电源管理电路所占的面积小。
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.023 秒)
