-
公开(公告)号：CN118174664A
公开(公告)日：2024-06-11
申请号：CN202410598598.2
申请日：2024-05-15
申请人： 苏州悉芯射频微电子有限公司
摘要： 本发明涉及射频集成电路领域，具体涉及一种具有谐波抑制网络的射频功率放大器，包括偏置电路分别连接到每级功率放大管的基极；射频扼流网络一端连接到每级功率放大管的集电极，另一端连接到电源VCC；输入匹配网络一端连接到射频输入端，一端连接到第一级功率放大管的基极，输入匹配网络还连接第一谐波抑制网络；级间匹配网络一端连接到第一级功率放大管的集电极，一端连接第二级功率放大管的基极；级间匹配网络还连接第二谐波抑制网络；输出匹配网络一端连接功率放大管集电极，一端连接射频输出端，输出匹配网络还连接第三谐波抑制网络，解决谐波叠加在基频信号波形上，造成失真，降低整体系统线性度的问题，有效抑制射频信号谐波分量。
-
公开(公告)号：CN116436420B
公开(公告)日：2023-08-22
申请号：CN202310708018.6
申请日：2023-06-15
申请人： 苏州悉芯射频微电子有限公司
摘要： 本发明属于放大器技术领域，具体地而言为一种高性能低噪声放大器，包括Bypass通道电路，在控制电压为高电平时，工作在Bypass模式，射频信号输入端通过隔直电容C3馈入三个串联的耗尽型PHEMT管，并通过隔直电容C4馈至输出端RFOUT；当控制电压为低电平时，工作在LNA模式；信号放大电路，包括增强型PHEMT管M1，两端连接在射频信号输入端和输出端，对射频信号进行放大；线性度增强电路，与信号放大电路中增强型PHEMT管M1的源极连接，为增强型PHEMT管M1提供一个低的负栅源电压。本发明Bypass方案在输出功率增加至10dBm时增益下降量不到0.5dB。能够实现近两倍的线性度提升。
-
公开(公告)号：CN116436420A
公开(公告)日：2023-07-14
申请号：CN202310708018.6
申请日：2023-06-15
申请人： 苏州悉芯射频微电子有限公司
摘要： 本发明属于放大器技术领域，具体地而言为一种高性能低噪声放大器，包括Bypass通道电路，在控制电压为高电平时，工作在Bypass模式，射频信号输入端通过隔直电容C3馈入三个串联的耗尽型PHEMT管，并通过隔直电容C4馈至输出端RFOUT；当控制电压为低电平时，工作在LNA模式；信号放大电路，包括增强型PHEMT管M1，两端连接在射频信号输入端和输出端，对射频信号进行放大；线性度增强电路，与信号放大电路中增强型PHEMT管M1的源极连接，为增强型PHEMT管M1提供一个低的负栅源电压。本发明Bypass方案在输出功率增加至10dBm时增益下降量不到0.5dB。能够实现近两倍的线性度提升。
-
公开(公告)号：CN114967819A
公开(公告)日：2022-08-30
申请号：CN202210916012.3
申请日：2022-08-01
申请人： 苏州悉芯射频微电子有限公司
IPC分类号： G05F1/567
摘要： 本发明涉及一种基于SOI工艺的带隙基准电路，采用带隙基准核心电路和驱动增强电路构成，带隙基准核心电路包括负反馈支路与正反馈支路。由此，可基于温度补偿技术，利用横向正偏二极管结电压之差的正温度特性，并且作用在电阻R2上产生对数特性的正温度系数电流，再通过高精度电流镜像电路，在电阻R3上产生正温度系数电压，并抵消横向正偏二极管结电压的负温度系数，实现了高精度温度补偿。采用源极驱动的方式进行电压输出，极大地提高基准电压的负载驱动能力。可复用带隙基准核心电路产生的偏置电流，以节省额外的电流消耗，从而实现低功耗。
-
公开(公告)号：CN114924605A
公开(公告)日：2022-08-19
申请号：CN202210523278.1
申请日：2022-05-13
申请人： 苏州悉芯射频微电子有限公司
IPC分类号： G05F1/56
摘要： 本发明涉及一种叠层ESD Power Clamp的偏置电压产生电路。包括：第一FET晶体管、第二FET晶体管、第三FET晶体管、第四FET晶体管，第一电阻、第二电阻，直流电源VDD，和输出电压Vx；其中直流电源VDD连接第一FET晶体管，第一FET晶体管与第二FET晶体管之间连接第一电阻，第二FET晶体管与第三FET晶体管之间输出电压Vx，第三FET晶体管与第四FET晶体管之间连接第二电阻，所述第四FET晶体管接地。本发明的偏置电路既产生不随温度和工艺角变化而出现波动的稳定的偏置电压，又不增加芯片面积和功耗。输出电压Vx从第二FET晶体管和第三FET晶体管的源极引出，使得输出的电压不会随负载波动而发生变化，也即能够抑制负载电路的干扰。
-
公开(公告)号：CN114721455A
公开(公告)日：2022-07-08
申请号：CN202210259807.1
申请日：2022-03-16
申请人： 苏州悉芯射频微电子有限公司
IPC分类号： G05F1/56
摘要： 本发明涉及一种Bypass开关偏置电压产生电路。其中第一增强型FET晶体管的栅极与控制电压和第二增强型FET晶体管栅极相连，第一增强型FET晶体管的源极接地，漏极与第二电阻相连。第二增强型FET晶体管的栅极与控制电压和第一增强型FET晶体管的栅极相连，漏极与自身栅极相连，源极与第三电阻相连。第一电阻上端与电源电压VDD相连，下端与偏置电压相连。第二电阻上端与第三电阻和偏置电压相连，下端与第一增强型FET晶体管的漏极相连。第三电阻的下端与第二电阻相连，上端与第二增强型FET晶体管的源极相连。控制电压Vctrl控制第一增强型FET晶体管的通断，第二增强型FET晶体管和第三电阻组成单向电压跟随器。
-
公开(公告)号：CN118473336B
公开(公告)日：2024-10-11
申请号：CN202410939563.0
申请日：2024-07-15
申请人： 苏州悉芯射频微电子有限公司
摘要： 本发明属于功率放大器技术领域，具体的而言为一种应用于功率放大器的功率检测器，该功率检测器通过电阻R1和电容C1，电阻R7和电容C3，电阻R13和电容C6输入晶体管T2，晶体管T4，晶体管T6的基极。信号后经三个晶体管放大后共同进入由整流电路的晶体管的基极，经过其基极和发射极形成的pn结的整流，会产生一个直流分量和多个不同频率的交流分量，其中交流分量通过电容C5滤除，直流分量从端口DET输出，其数值作为检测功率放大器输出功率的参考，本发明检测结果数据变化更加线性，更加准确，利于观察和检测，提高了对功率放大器的精确控制能力。
-
公开(公告)号：CN117767934A
公开(公告)日：2024-03-26
申请号：CN202410197260.6
申请日：2024-02-22
申请人： 苏州悉芯射频微电子有限公司
IPC分类号： H03K17/687 , H03K19/0175 , H03K17/041 , H03K17/14
摘要： 本发明涉及射频集成电路领域，具体涉及一种射频开关电路，所述射频开关包括：第一开关臂与第二开关臂，所述第一开关臂与第二开关臂的公共端口连接片上电路射频端口Port3，第一开关臂的另一端接第一输出端口Port1，第二开关臂的另一端接第二输出端口Port2；以及分别与第一开关臂与第二开关臂连接的第二对地支路和第一对地支路；以及偏置电路，与第一开关臂和第二开关臂连接；开关电路，连接第一开关臂、第二开关臂及第一开关臂、第二开关臂相应的对地支路；本发明减小芯片的面积，在保证较低插损的情况下，提高功率线性度，解决功率管的寄生电容和内阻，最终造成匹配和插损的恶化的问题。
-
公开(公告)号：CN117498808B
公开(公告)日：2024-03-15
申请号：CN202311848268.6
申请日：2023-12-29
申请人： 苏州悉芯射频微电子有限公司
摘要： 本发明属于无线通信系统技术领域，为一种提升射频功率放大器性能的电路及方法，该电路包括：缓冲器Buffer1，输入端输入控制信号，输出端连接开关SW1，开关SW1包括两个输出端，一个开关输出端连接电流源I1，另一个开关输出端连接电流源I0，并连接接地的电阻R1，另一个开关输出端通过电阻R2连接至运算放大器OP的正向输入端，运算放大器OP的正向输入端还连接有接地的电容C1；两个电阻串联分压构成运算放大器OP的反馈网络，运算放大器OP的输出端通过开关SW2连接反相器Inv1，反相器Inv1的另一端连接在缓冲器Buffer1的输入端；运算放大器OP的输出端连接至射频功率放大器PA，本发明实现功率增益在信号包的整个传输时间内都保持恒定，达到最优DEVM性能。
-
公开(公告)号：CN118413198B
公开(公告)日：2024-10-29
申请号：CN202410876079.8
申请日：2024-07-02
申请人： 苏州悉芯射频微电子有限公司
摘要： 本发明涉及射频集成电路领域，具体涉及一种射频低噪声放大器，包括LNA信号通路、Bypass信号通路及逻辑电路，LNA信号通路、Bypass信号通路并联，在LNA信号通路输入端添加陷波电路，在Bypass信号通路中间添加调谐电路；在Bypass信号通路和LNA信号通路中，各偏置电阻与逻辑电路输出端口连接，电源VDD为逻辑电路和放大电路提供电源，控制信号VEN对电路进行工作模式切换。VDD利用D‑mode源极增压电路与隔离管为LNA模式增加隔离度。本发明有效改善Bypass模式下的插损与功率线性度。解决了LNA与Bypass的集成存在的两通道之间信号隔离度差的问题。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.041 秒)
