公开(公告)号：CN107003971B

公开(公告)日：2021-10-29

申请号：CN201580064585.6

申请日：2015-12-10

申请人： 英特尔公司

发明人： M.瓦格 ,  吴佐国 ,  V.伊耶尔

IPC分类号： G06F13/40 ,  G06F13/42

摘要： 在示例中，预备高性能互连（HPI）而没有单独流通道。为了提供同等功能性，在闲置期期间在数据线路内提供流通道数据。因为每20个数据通道可以提供一个流通道，流通道的消除节省近似5%的面积。在前数据时间，可以将20个数据通道从中间轨带高来表示一个种类的数据（例如，Intel®晶片中互连（IDI）），并且带低来表示第二种类的数据（例如，Intel®芯片上系统构造（IOSF））。为了表示额外种类的数据（例如链路控制分组（LCP）），通道可以分成两个或以上组，并且单个位可以编码为每个组。LCP还可以编码为后数据时间，例如通过停止微片业务并且操纵“VALID”通道从中间轨到0或1。

公开(公告)号：CN106575269B

公开(公告)日：2021-08-24

申请号：CN201480081000.7

申请日：2014-12-24

申请人： 英特尔公司

发明人： 阿克沙伊·佩什 ,  马赫什·瓦格赫 ,  戴维·哈里曼 ,  林树威 ,  德伯德拉·达斯·夏尔玛 ,  丹尼尔·弗勒利克 ,  文卡特拉曼·耶尔 ,  詹姆斯·乔希 ,  吴佐国

IPC分类号： G06F13/14

摘要： 本文描述了用于嵌入式高速串行接口方法的技术。技术包括用于边带信令的装置，其包括第一串行边带链路模块和第二串行边带链路模块。第一串行边带链路模块将分组经由第一信令通道从上行端口传播到下行端口，并且第二串行边带链路模块将分组经由第二信令通道从下行端口传播到上行端口。

公开(公告)号：CN107925507A

公开(公告)日：2018-04-17

申请号：CN201580082723.3

申请日：2015-09-26

申请人： 英特尔公司

发明人： V.伊耶尔 ,  R.G.布兰肯希普 ,  M.瓦格 ,  吴佐国

IPC分类号： H04L1/00 ,  H04L1/20 ,  H04L29/06

CPC分类号： G06F11/1004 ,  G06F13/16 ,  G06F2213/16 ,  H04L1/00 ,  H04L1/0041 ,  H04L1/0045 ,  H04L1/0061 ,  H04L1/0075 ,  H04L1/1607 ,  H04L1/20 ,  H04L29/06 ,  H04L2001/0094

摘要： 在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。

公开(公告)号：CN103988140A

公开(公告)日：2014-08-13

申请号：CN201180075643.7

申请日：2011-12-22

申请人： 英特尔公司

发明人： T.A.欣克 ,  吴佐国 ,  A.马丁 ,  A.W.马特维克 ,  J.B.哈尔伯特

IPC分类号： G06F1/00 ,  G06F13/14

CPC分类号： H01L25/0655 ,  G06F13/385 ,  H01L23/48 ,  H01L23/5383 ,  H01L23/66 ,  H01L25/115 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H04B1/40 ,  Y02D10/14 ,  Y02D10/151 ,  H01L2224/0401

摘要： 用于互连集成电路裸晶的设备。在第一裸晶上包含第一组单端传送器电路。传送器电路是阻抗匹配的，并且没有均衡。在第二裸晶上包含第一组单端接收器电路。接收器电路没有端接并且没有均衡。导线耦合在第一组传送器电路与第一组接收器电路之间。导线的长度是匹配的。第一裸晶、第一组单端传送器电路、第二裸晶、第一组单端接收器电路以及导线设置在第一封装内。在第一裸晶上包含第二组单端传送器电路。传送器电路是阻抗匹配的并且没有均衡。从第二组传送器电路传送的数据根据数据总线反转(DBI)方案传送。在第三裸晶上包含第二组单端接收器电路。接收器电路具有端接。导线耦合在第二组传送器电路与第二组接收器电路之间。导线的长度是匹配的，并且第二组接收器电路设置在第二封装内。

公开(公告)号：CN112612731B

公开(公告)日：2024-09-03

申请号：CN202011430918.1

申请日：2015-09-26

申请人： 英特尔公司

发明人： V.伊耶尔 ,  R.G.布兰肯希普 ,  M.瓦格 ,  吴佐国

IPC分类号： G06F13/16 ,  G06F13/40 ,  G06F13/42

摘要： 在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。

公开(公告)号：CN115576384A

公开(公告)日：2023-01-06

申请号：CN202210456639.5

申请日：2022-04-28

申请人： 英特尔公司

发明人： 郭宗儒 ,  李景波 ,  叶晓宁 ,  吴佐国 ,  霍华德·L·赫克

IPC分类号： G05F1/625

摘要： 本公开涉及高速I/O链路的偏斜检测和补偿。一种装置可包括：偏斜检测电路，用于对差动信号的共模电压进行采样，其中，采样的共模电压指示出差动信号的第一信号和差动信号的第二信号之间的偏斜量；以及偏斜补偿电路，用于基于采样的共模电压来调整第一信号或第二信号的延迟以减小偏斜量。

公开(公告)号：CN107005500B

公开(公告)日：2021-06-25

申请号：CN201580063812.3

申请日：2015-10-09

申请人： 英特尔公司

发明人： D.弗勒利希 ,  吴佐国 ,  A.斯里拉姆卢

IPC分类号： H04L25/02 ,  H04L25/03

摘要： 在本文中描述了一种设备。所述设备包括物理层（PHY），其中物理层的模拟电路将确定数据速率。该设备还包括介质访问层（MAC），其中，所述介质访问层将从物理层接收数据速率。

公开(公告)号：CN103988140B

公开(公告)日：2017-08-11

申请号：CN201180075643.7

申请日：2011-12-22

申请人： 英特尔公司

发明人： T.A.欣克 ,  吴佐国 ,  A.马丁 ,  A.W.马特维克 ,  J.B.哈尔伯特

IPC分类号： G06F1/00 ,  G06F13/14

CPC分类号： H01L25/0655 ,  G06F13/385 ,  H01L23/48 ,  H01L23/5383 ,  H01L23/66 ,  H01L25/115 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H04B1/40 ,  Y02D10/14 ,  Y02D10/151 ,  H01L2224/0401

摘要： 用于互连集成电路晶片的设备。在第一晶片上包含第一组单端传送器电路。传送器电路是阻抗匹配的，并且没有均衡。在第二晶片上包含第一组单端接收器电路。接收器电路没有端接并且没有均衡。导线耦合在第一组传送器电路与第一组接收器电路之间。导线的长度是匹配的。第一晶片、第一组单端传送器电路、第二晶片、第一组单端接收器电路以及导线设置在第一封装内。在第一晶片上包含第二组单端传送器电路。传送器电路是阻抗匹配的并且没有均衡。从第二组传送器电路传送的数据根据数据总线反转(DBI)方案传送。在第三晶片上包含第二组单端接收器电路。接收器电路具有端接。导线耦合在第二组传送器电路与第二组接收器电路之间。导线的长度是匹配的，并且第二组接收器电路设置在第二封装内。

公开(公告)号：CN107003971A

公开(公告)日：2017-08-01

申请号：CN201580064585.6

申请日：2015-12-10

申请人： 英特尔公司

发明人： M.瓦格 ,  吴佐国 ,  V.伊耶尔

IPC分类号： G06F13/40 ,  G06F13/42

CPC分类号： G06F13/4068 ,  G06F13/4265

摘要： 在示例中，预备高性能互连（HPI）而没有单独流通道。为了提供同等功能性，在闲置期期间在数据线路内提供流通道数据。因为每20个数据通道可以提供一个流通道，流通道的消除节省近似5%的面积。在前数据时间，可以将20个数据通道从中间轨带高来表示一个种类的数据（例如，Intel®晶片中互连（IDI）），并且带低来表示第二种类的数据（例如，Intel®芯片上系统构造（IOSF））。为了表示额外种类的数据（例如链路控制分组（LCP）），通道可以分成两个或以上组，并且单个位可以编码为每个组。LCP还可以编码为后数据时间，例如通过停止微片业务并且操纵“VALID”通道从中间轨到0或1。

公开(公告)号：CN112612730B

公开(公告)日：2024-10-29

申请号：CN202011427179.0

申请日：2015-09-26

申请人： 英特尔公司

发明人： V.伊耶尔 ,  R.G.布兰肯希普 ,  M.瓦格 ,  吴佐国

IPC分类号： G06F13/16 ,  G06F13/40 ,  G06F13/42

摘要： 在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。