-
公开(公告)号：CN114692142A
公开(公告)日：2022-07-01
申请号：CN202111421918.X
申请日：2021-11-26
申请人： 英特尔公司
发明人： C·罗扎斯 , 刘芳菲 , 邹翔 , F·麦克金 , J·W·布兰德特 , J·努兹曼 , A·阿拉梅尔迪恩 , A·巴萨克 , S·康斯戴伯 , T·翁特勒盖尔 , A·玛里克 , M·费尔南德斯
摘要： 本申请公开了针对推测脆弱性来强化分支硬件。公开了用于动态地缓解推测脆弱性的实施例。在实施例中，一种装置包括解码电路和耦合至解码电路的分支电路。解码电路用于对分支强化指令解码，该分支强化指令用于缓解对推测性执行攻击的脆弱性。分支电路用于响应于分支强化指令而被强化。
-
公开(公告)号：CN112990470A
公开(公告)日：2021-06-18
申请号：CN202011026461.8
申请日：2020-09-25
申请人： 英特尔公司
摘要： 用于规定量子操作并行性的设备和方法。例如，一种设备的一个实施例包括：指令提取电路，该指令提取电路用于从存储器或高速缓存中提取多个量子指令；基于切片的指令处理电路，该基于切片的指令处理电路用于标识包括多个量子指令中的一个或多个量子指令的多个组的量子电路切片；以及一个或多个指令解码器，该一个或多个指令解码器用于解码量子指令以生成量子微操作；以及量子执行电路，该量子执行电路用于基于量子电路切片来并行执行多组量子微操作。
-
公开(公告)号：CN116893848A
公开(公告)日：2023-10-17
申请号：CN202310176210.5
申请日：2023-02-28
申请人： 英特尔公司
发明人： 穆罕默德·阿泽姆 , 兰根·巴苏·罗伊·乔杜里 , 邹翔 , 马利赫·艾哈迈迪 , 乔州·约瑟夫·扎霍 , 阿里尔·萨巴 , 阿蒙·克里斯蒂安森 , 波利赫罗尼斯·谢卡拉基斯 , 以利亚·基拉达
IPC分类号： G06F9/30
摘要： 公开了用于对指令解码集群的可变长度指令引导的装置和方法的实施方案。在实施例中，一种装置包括解码集群和块引导电路。解码集群包括多个指令解码器。块引导电路用于将指令字节序列分解为多个块，基于关于该多个块中的一个或多个块中的每个块中的指令数量的一个或多个指示，从该多个块中的该一个或多个块创建切片，其中该切片具有可变大小并且包括多个指令，以及将该切片引导至解码集群。
-
-
公开(公告)号：CN101013378B
公开(公告)日：2010-08-11
申请号：CN200610063932.6
申请日：2006-09-30
申请人： 英特尔公司
IPC分类号： G06F9/46
CPC分类号： G06F9/4812 , G06F11/3466 , G06F13/14 , G06F2201/88
摘要： 在一个实施例中，本发明包括一种方法，该方法包括：接收来自第一代理对处理器通道的请求；将第一代理分配给第一通道；接收来自第二代理对处理器通道的请求；确定第一代理和第二代理之间的相对优先权；以及根据第二代理的高于第一代理的优先权，重新将所述通道分配给第二代理作为第二通道。依据所述通道的当前编程的状态，基于所述分配，可动态地将存储在至少一个通道里的信息迁移到另一个通道。还描述和请求了其它实施例。
-
公开(公告)号：CN118689539A
公开(公告)日：2024-09-24
申请号：CN202311857934.2
申请日：2023-12-29
申请人： 英特尔公司
发明人： 杰伊·罗勒 , 戴维·谢菲尔德 , 邹翔 , 迈克尔·基尼 , 查尔斯·霍尔索斯 , 托马斯·托尔 , 萨莱沙维·费雷德·伊特巴雷克 , 安德烈亚斯·克伦 , 凯沙万·蒂鲁瓦卢尔 , 萨拉蒂·贾亚库马尔 , 倪瑞煜
摘要： 本申请涉及用于高效系统管理模式的装置和方法。例如，一种处理器的一个实施例包括：多个核心，该多个核心中的至少第一核心用于执行操作以使得该多个核心进入系统管理模式(SMM)中，所述操作包括：为系统管理RAM(SMRAM)分配存储器区域；将SMRAM状态保存位置写入到第一寄存器；并且在SMRAM中生成页表，包括将虚拟地址空间映射到物理地址空间。
-
-
公开(公告)号：CN101013378A
公开(公告)日：2007-08-08
申请号：CN200610063932.6
申请日：2006-09-30
申请人： 英特尔公司
IPC分类号： G06F9/46
CPC分类号： G06F9/4812 , G06F11/3466 , G06F13/14 , G06F2201/88
摘要： 在一个实施例中，本发明包括一种方法，该方法确定第一代理和第二代理之间的相对优先权，及根据所述相对优先权，将所述第一代理分配给第一通道并将所述第二代理分配给第二通道。依据所述通道的当前编程的状态，基于所述分配，可动态地将存储在至少一个通道里的信息迁移到另一个通道。还描述和请求了其它实施例。
-
公开(公告)号：CN118689545A
公开(公告)日：2024-09-24
申请号：CN202311838427.4
申请日：2023-12-28
申请人： 英特尔公司
IPC分类号： G06F9/4401 , G06F9/30
摘要： 本申请涉及引导应用处理器的装置和方法。一种用于将处理器直接引导到分页64比特执行环境中的装置和方法。例如，一种处理器的一个实施例包括：寄存器，用于存储与安全引导过程有关的第一值和第二值；多个核心，其中至少一个核心用于执行包括以下在内的操作：接收第一初始化消息，该核心作为响应清除多个寄存器；接收第二初始化消息并且作为响应读取第一和第二值，第一值指示出是否支持第一初始化模式，并且第二值包括标识包括多个状态值的数据结构的地址指针；并且响应于第一值指示出支持第一初始化模式并且数据结构指示出使能分页64比特执行环境，利用来自数据结构的状态值来初始化分页64比特执行环境。
-
公开(公告)号：CN114692140A
公开(公告)日：2022-07-01
申请号：CN202111420674.3
申请日：2021-11-26
申请人： 英特尔公司
发明人： C·罗扎斯 , 刘芳菲 , 邹翔 , F·麦克金 , J·W·布兰德特 , J·努兹曼 , A·阿拉梅尔迪恩 , A·巴萨克 , S·康斯戴伯 , T·翁特勒盖尔 , A·玛里克 , M·费尔南德斯
摘要： 本申请公开了针对推测脆弱性来强化存储硬件。公开了用于动态地缓解推测脆弱性的实施例。在实施例中，一种装置包括解码电路和耦合至解码电路的存储电路。解码电路用于对存储强化指令解码，该存储强化指令用于缓解对推测性执行攻击的脆弱性。存储电路用于响应于存储强化指令而被强化。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.027 秒)
