公开(公告)号：CN107430569A

公开(公告)日：2017-12-01

申请号：CN201680012402.0

申请日：2016-02-22

申请人： 英特尔公司

发明人： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC分类号： G06F13/36 ,  G06F13/40

CPC分类号： G06F13/4022 ,  G06F13/36 ,  G06F13/4068

摘要： 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h-k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。

公开(公告)号：CN112486875A

公开(公告)日：2021-03-12

申请号：CN202011344684.9

申请日：2016-02-22

申请人： 英特尔公司

发明人： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC分类号： G06F13/36 ,  G06F13/40

摘要： 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。

公开(公告)号：CN107430569B

公开(公告)日：2021-06-29

申请号：CN201680012402.0

申请日：2016-02-22

申请人： 英特尔公司

发明人： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC分类号： G06F13/36 ,  G06F13/40

摘要： 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。

公开(公告)号：CN112231255A

公开(公告)日：2021-01-15

申请号：CN202011252637.1

申请日：2016-02-22

申请人： 英特尔公司

发明人： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC分类号： G06F13/36 ,  G06F13/40

摘要： 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。